|
커뮤니티
|
|
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
|
|
|
|
|
 |
|
걍 잡설입니다.
모든 내용은 확실하지 않은 개인적인 생각임을 밝힙니다.
========
하두 요즘에 하이퍼쓰레딩 하길래 내용을 뒤져 봤습니다.
걍 몇페이지 읽고 쓰는거라 확실하지 않습니다.
내용을 뒤져본 즉, 하이퍼 쓰레딩이라는 기술은 하나의 프로세서에 2개 이상의
씨피유를 만들어 각각 다른 씨피유로 인식시켜 작동하는 기술인 것 같습니다.
인텔의 문서에 의하면 현재의 내부 코어를 35퍼센트 정도만 사용하고 있다고 합니다.
사실 인텔은 펜4에서 IA-64로의 도약을 꾀하고 있었는데 아직도 IA-32에서 해메이는
중입니다. 이렇게 사용되지 않는 다른 부분을 사용하게 된다면 더욱 속도를 높일 수
있다고 합니다, 그 사용 효율은 40%정도 까지라고 합니다. 대강 그 내부적인 부분을
상상해보면 인텔은 기존의 씨피유 코어에 하나 이상의 해석 회로를 더 추가해 놓은 것 같습니다. 요즘의 모든 x86 씨피유는 내부적으로 RISC의 특성을 갖습니다. 왜냐면 x86에서 사용하고 있는 CISC는 너무 복잡해 다중으로 처리하기가 힘들기 때문입니다.
애슬론도 이와 같은 회로를 가지고 RISC로 바꿔서 해석을 하여 수행을 합니다.
하이퍼쓰레딩이란 이 해석 회로를 여러개 만들어 각각 다른 씨피유로 인식하게끔 하여
내부 RISC의 사용 효율을 높이는 기술 같습니다. 지금 현재 사용율이 30%정도이니
아마 +2 이상의 추가는 당분간 없을거라고 생각이 되는군여.
(문서에는 +1 이더군여... ㅡㅡ;;)
더욱 현실적으로 말하자면 이는 다중프로세서 연결을 효율적으로 통합한(?)
설계라는 겁니다. "1개의 RISC 수행 회로와 여러개의 해석 기관으로 여러개의 명령을
병렬로 처리한다" 정도 되는 것 같습니다. 이것의 잇점은 2차 3차 캐쉬를 별도로 만들지
않고 통합하여 사용함으로써 성능대 가격비(?)가 높게 된다는 것 같군여.
인텔 때돈 벌겠군여.... ㅡㅡ;;
머 실제는 다를수도 있겠죠. 하지만 제가 설계자라면 그렇게 할 것 같군여.
에겅 정리가 안되고 잡설이 길군여... ㅡㅡ;;
걍 참고하세염... 관련 문서들을 읽어본지 몇분이 안되서리... ㅡㅡ;;
눈앞에 영어단어들이 아른아른... ㅡㅡ;;; 어디 명확하게 설명해 놓은 문서 없나...
|
| |
0
|
|
좋은 내용의 글이라면 추천해주세요.
로그인을 하지 않아도 추천 하실 수 있습니다. |
|
|
|
|
|
| 이 게시물의 댓글 보기 |
|
 |
|
| 추천제안내 |
좋은 게시물에는 추천을 할 수 있습니다.추천이 5 이상이면 메인페이지 헤드라인에 게시물을 걸어 드립니다.
적립된 포인트로 진행중인 이벤트에 참여하시어 경품을 받아가실 수 있습니다.
포인트안내 글작성 : 20점, 추천클릭 : 2점, 추천받은사람 2점, 댓글작성 : 4점 (2008.12.29일부터) |
|
|
|
|
|
|
