출처 : http://service.webpattern.co.kr/wptran-bin/jktran.cgi?nwmt_seri_action=http://pc.watch.impress.co.jp/docs/2003/0220/kaigai01.htm
Prescott는, Pentium 4를 베이스로 하면서도, 단순한 프로세스 축소판은 아니고, 아키텍 쳐로 개량이 더해지고 있다. 그러나, 아키텍쳐의 개량은“업데이트(updated)”에서 만 나“확장(Enhanced)”는 아니다. 이 미묘한 말주변은, 1년 후에 한층 더 크고 Pentium 4 아키 텍쳐를 확장한 Tejas가 삼가하고 있기 때문이라고 생각된다. Tejas와 비교하면(자), 어디 까지나 소폭적인 개량이라고 하는 것이다. 그러나, 타 때는 Prescott에서의 아키텍쳐의 개량은 다방면에 건너고 있어, 소폭적인 개량이라고도 말하기 어렵다. 확실히, “업데이 트판 Pentium 4”다.
●많은 Prescott의 개량 포인트
Prescott에서의 개량점은, 이하와 같다.
■CPU 아키텍쳐의 개량
○L2캐쉬를 1 MB에 배증
○L1데이터 캐쉬를 16 KB에 배증
○트레이스 캐쉬(L1명령 캐쉬)를 개량
○800MHz FSB(프론트 사이드 버스)
○Hyper-Threading의 개량(Improved Hyper-Threading Technology)
○13의 Prescott신명령의 추가(Prescott New Instructions)
○LaGrande technology 서포트
○프리펫치와 분기 예측을 개량(Improved Pre-Fetcher & Branch Predictor)
○ 보다 진보한 전력 절약 제어의 탑재(Advanced Power Management)
○부호 첨부 곱셈 명령의 지연시간의 개선(Improved imul latency)
○라이트콘바이닝(Write Combining) 버퍼의 추가(Additional WC Buffers)
■회로설계의 개량
○클락 디스트리뷰션 네트워크의 개량(Improved Clock Distribution)
○CAD 도구의 개량에 의한 물리 설계의 최적화에서의 성능 향상
■프로세스 기술
○90 nm노드, 50 nm게이트장의 프로세스
○일그러짐 실리콘의 채용
○7층 배선, 저유전(Low-k) 율(배선간막) 재료
●캐쉬는 L1/L2 모두 배증에
우선, 캐쉬의 증량은, CPU의 주파수의 향상에 따라, DRAM 메인 메모리와의 갭이 열
리기 위해서(때문에) 필수가 된다. DRAM 액세스 지연시간의 증대를, 캐쉬로 은폐 하기 위한(해)다.
여기서 눈에 띄는 것은, 이번 Intel는, L2 뿐만이 아니게 L1도 증량 한 것. Intel는 전통적이게 소L1캐쉬＋비교적 대용량의 L2 캐쉬의 구성을 취한다. 좀처럼 L1는 늘리지 않지만, 이것은 고 주파수시에도 L1의 지연시간을 미니멈에 억제하기 (위해)때문 에다. 이번 L1도 증량 했던 것은, 내장 SRAM도 그 만큼 고속화 한 것을 나타내고 있다. 또, 거기에 맞추어 트레이스 캐쉬도 개 량된 것 같다.
Hyper-Threading의 개량에 대해서는, 자세한 것은 분명하지 않 다. 그러나, Hyper-Threading의 성능의 최종결과를 올라가는 개 량이 된다고 한다. 13의 Prescott신명령은 그림의 거리. Hyper-Threading를 위해서(때문 에), thread간의 동기를 취하기 위한 명령이 추가되고 있다.
Intel의 secure 컴퓨팅 아키텍쳐 「LaGrande」의 서포트는, 생각했던 것보다 빨랐다. 자 세한 것은 분명하지 않지만, 설명을 행한 Intel의 Justin Rattner씨(Senior Fellow and Director, Microprocessor Research Labs)에 의하면 「특정의 프로세스가 다른 프로세스로부터 보호 된 상태로 달리는, secure 트랜잭션이 가능하게 된다」이라고 한다. 그렇게 되면(자), Prescott는 보호된 실행 모드를 가져, 바체르세큐아메모리 공간을 갖춘다고 보여진다. Prescott로 LaGrande를 실장한다고 하는 것은, Intel가 벌써 2년 이상 전부터, secure 컴퓨팅 의 플랜을 구체화시키고 있던것이 된다.
전원 관리의 개량은, 새로운 기능확장이라고 하는 것보다 Prescott에서는 필수였다고 생각된다. 이라고 하는 것은, 이번 90 nm에서는 트랜지스터의 새는 전류(리크)가 증대해 버리기 때문이다. 트란지스타체의, 새는 전류의 저감책이 늦어 있기 (위해)때문에, 특히 고속 동작하는 CPU에서는, 전원 관리를 강화해야 뤮다.
●프로세스 기술도 고주파수화를 향해 츄
클락 디스트리뷰션 네트워크의 개량은, Intel가 CPU 아키텍쳐를 업데이트 할 때에 이 용하는 표준적인 수법의 하나. 이것에 의해, clock skew를 억제해에서 고주파수화가 용 이하게 된다.
재미있는 개량에서는, CAD 도구의 향상에 의한 물리 설계의 개량이 있다. 데이터 플 로우의 방향에 맞추어 도구가 블록의 배치를 최적화해, 패스의 단축을 꾀하고 있는 것 같다. CAD 도구의 인텔리젼스를 향상시키는 것도, 성능의 향상을 꾀할 수가 있다는 것 이다.
Prescott는, Intel의 90 nm프로세스 「P1262」로 제조된다. 이 프로세스에서는, 트랜지 스터의 게이트장은 노드의 90 nm보다 훨씬 작고 50 nm다. 게이트장을 짧게 하는 것은, 트랜지스터를 보다 고속으로 하기 위한(해)다. 이것에 의해, Intel의 프로세스는 이행의 번에 의해 고속화되어 왔다.
그러나, 0.13μm→90 nm에서는, 과거 3 프로세스 세대와 비교하면(자), 게이트장의 단 축율은 쭉 떨어지고 있다. 이것은, 물리적인 한계에 가까워지고 있기 (위해)때문에다. 그 때문에, Intel는 이번 90 nm에서는, 「일그러짐 실리콘」기술을 채용하는 것 같다. 이 것은 트랜지스터의 채널 영역의 실리콘막에 일그러짐을 더해, 채널의 이동량을 향상시 키는 기술이다. 는, 트랜지스터의 성능을 한층 더 부스트 하는 기술로, 이것에 의해 성능 향상 커브를 유지하자고 하는 것이다.
이렇게 해 보면, Prescott는 마이크로 아키텍쳐, 회로설계, 프로세스의 전영역에서 상 당한 개량이 더해진다. 그 결과, 고속화와 고효율화가 진행된다고 보여진다. 우선, 주파 수는 지금까지의 향상 커브를 유지할 수 있을 가능성이 높다. 0.13μm판 Pentium 4(Northwood:노스웃드)의 상한이 3.2 GHz라고 하면(자), Prescott에서는, 그 1.6배의 5.2 GHz는 달성할 수 있게 된다.
게다가 캐쉬의 증량이나 아키텍쳐 개량으로, 클락 당의 성능의 향상도 어느 정도는 꾀해지게 된다. 이것은, 아직 어느 정도가 될까는 모뤮다. 특히, Hyper-Threading 성능의 개량 등은, 아직 불선명하다. 하지만, 어느 쪽이든 Prescott의 1년 후에는, Hyper-Threading 성능의 향상에 포커스 한다고 추측되는 Tejas가 삼가하고 있다.
참고하시길...
링크클릭
