|
커뮤니티
|
|
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
|
|
|
|
|
 |
|
병렬성인가? 클럭인가? 밝혀질 수 있는 개발방향
AMD의 차세대 CPU 아키텍쳐 「K10」에서는, 라디칼 아키텍쳐가 제안되었지만, 그것은 채용되지 않았다. 이전 기사에서 설명한 것처럼, 아키텍트의 한 명이었던 Andy Glew씨가 제안한 것은, multi-thread&멀티 클러스터의 구성으로, 마이크로 아키텍쳐의 전레벨의 멀티 레벨화, 한층 더 진보한 멀티쓰레딩 등 진보화된 멀티쓰레딩 기술을 등을 포함시킨다고 한, 매우 라디컬한 아키텍쳐다.
그러한 채용을 피했다고 하는 것은, AMD는, K10에서는 코어의 복잡화를 어느 정도 경감하려고 한 가능성이 높다.
CPU 코어의 싱글쓰레드 퍼포먼스는, 거칠게 말하면 「클럭 × 아키텍쳐」에 비례한다.
아키텍쳐에는 「IPC(instruction per cycle:1 사이클로 실행할 수 있는 명령수)」나 「DLP(Data-Level Parallelism:데이터 레벨의 병렬성)」의 향상등이 포함된다. 클럭 주파수를 올리고, 보다 빠르게 명령을 실행할 수 있도록 하는 것이 1개의 해결책. 보다 고도의 아키텍쳐로 하고, 1 사이클에 의해 많은 명령 또는 데이터를 처리할 수 있도록 하는 것이 1개의 해결책이다. CPU 아키텍쳐의 개발에서는, 비중을 동작 클럭의 향상에 두는지, 아키텍쳐의 효율성의 향상에 두던가, 혹은 그 중간에서 밸런스를 취할까의 선택사항이 있다.
Pentium 4(NetBurst)와 같이 클럭향상에 치우치는 아키텍쳐도 있을 수 있다.
K10가, 라디칼 아키텍쳐 확장을 뽑지 않는다고 하면, 클럭향상이 어떤건지 포인트가 된다.
퍼포먼스는 클럭 × 아키텍쳐이므로, 아키텍쳐상의 병렬성의 확장을 어느 정도에 억제한다면, 클럭를 올릴 가능성은 나온다.
●IBM와의 프로세스 공동 개발이 AMD의 아키텍쳐에 영향을 준다.
Intel이 유효 클럭을 억제해 병렬성을 올릴 방향을 향한 최대의 이유는, 소비 전력이다.
프로세스의 미세화와 함께, 소비 전력의 스케일 다운의 비율이 낮아져, 미세화해도 소비 전력이 매치하는 만큼 내리지 않게 되어 버렸기 때문이다.
이 문제는, 근본적인 부분에서는 AMD도 다른 CPU 벤더도 마찬가지다. 그 때문에, CPU가 고클럭설계의 실마리는는, 프로세스 기술에 있다. 보다 저소비 전력의 프로세스 기술을 확립할 수 있는 것이, CPU의 클럭을 올리기 쉬워진다. 회로설계 기술이나 전력절약 아키텍쳐도 중요하지만, 프로세스 기술 자체의 개량이 진행될 필요가 있다.
AMD는 현재, 이 문제에 대해서는, 과거 몇 년간보다 유리한 위치에 있다.
그것은, IBM와 프로세스 기술(65/45 nm로 스타트)의 개발로 동맹을 맺고 있기 때문이다. 만약, K10가 2008년이나 그 이후로 늦어졌다고 하면, 프로세스 기술은 45 nm세대가 된다. 45 nm세대는, IBM와 프로세스를 최초부터 개발한 테크놀러지다. 이 얼라이언스에서는, 양 회사에서 프로세스 기술의 common-baseline를 공동 개발(실제로는 소니/SCEI, 토시바도 IBM와 같은 얼라이언스를 묶고 있기 때문에 4사의 베이스 테크놀러지가 된다고 한다).코먼 베이스 프로세스를, 각사의 Fab(공장)에, 각각 독특한 방법으로 이식한다고 한다.
얼라이언스에서는, 방대한 프로세스 개발비를 줄이고 제품도입을 신속화해, 경우에 따라서는 IBM에 제조를 위탁하거나 IBM의 팁을 제조한다고 하는 어로케이션도 가능하게 한다고 하는 이점이 있다. 그러나, 그 이상으로, 프로세스 기술에서는 명확한 리더의 1사인 IBM의 기술이 초래되는 것은 AMD에 있어서 이익이 있다.
IBM의 반도체 관계자는, IBM는 SOI(silicon-on-insulater) 등에 관한 다양한 특허권을 누리고 있기 때문에,
매우 유리하다고 말하고 있었다.
즉, IBM 얼라이언스에 의한 기술유입으로 CPU의 소비전력을 줄이는 목표가 서면, AMD는 보다 고클럭설계의 CPU 코어로 할 수 있는 것이다. 덧붙여서, 얼라이언스 상대의 IBM의 신CPU 「Power6」는, 스테이지 지연이 13 FO4(Fanout-Of-4)로 오버 5 GHz의 고클럭설계를 취한다.
같은 IBM계의 Cell나 Xbox 360 CPU(어느쪽이나 11 FO4)도 이와 같이 고클럭설계가 되고 있다.
●메모리인터페이스는 CPU 다이로부터 분리될까?
CPU 코어 퍼포먼스를 끌어올리고 원칩에 넣는 CPU 코어수도 늘려 가면, 당연, 거기에 알맞을 만한 데이터 대역이 필요하게 된다. 2005년 11월의 Analyst Day로 나타난 2008년과 그 앞의 이노베이션(innovation) priority 리스트의 시스템 사이드의 차트(아래의 슬라이드)에는, 명료하게 그 방향성을 나타내고 있다.
팁 간 인터커넥트에서는, HyperTransport 3.0에 이행 해, 한층 더 그 앞의 HyperTransport 4.0의 개발도 전망한다. 메모리인터페이스는,
금년의 K8 「Revision F」로의 DDR2 서포트에 있고, DDR3/4, FB-DIMM, FB-DIMM2까지의 개발을 생각하고있다.
DDR3에 대해서는, AMD는 명확하게 추진하고 있어, 콘트롤러는 DDR2와 DDR3의 양대응의 설계가 가능하기 때문에, 그대로 순조롭게 이행 하는 것이라고 볼 수 있다. 그러나, DDR 인터페이스와 호환성이 없는 FB-DIMM나, 아직 사양이 정해져 있지 않은 DDR4, FB-DIMM2를 어떻게 하는지는 불선명하다. 예를 들면, DDR3와 FB-DIMM 호환의 인터페이스는, 거의 불가능하기 때문에, 인터페이스 모듈을 바꿀 필요가 있다.
여기서 흥미로운 것은, 메모리인터페이스가 CPU 실리콘이 아니고 시스템 실리콘측에 탑재되어 있는 것이다. AMD는, 메모리인터페이스를 다시 CPU의 다이(반도체 본체)로부터 분리하는 일도, 고려하고 있는 것 같다. 어느 AMD 관계자는 「(CPU 측에) 온 다이로 할지도 모르고, 아직 모른다」라고 하지만, 적어도 분리의 가능성을 부정은 하지 않는다.또, 향후의 메모리 동향을 생각하면 분리해도 이상하지 않다. 다만, AMD는, 향후도 다이레크트커넥트아키테크체를 계속 발전시킨다고 하기 때문에 , 적어도 CPU끼리를 직접 접속하는 구성은 바꿀 생각이 없을 것 같다.
CPU에의 메모리인터페이스 통합은, FSB(Front Side Bus)를 개의치 않는 것으로 메모리 대역을 풀로 살려, 메모리엑세스레이텐시를 줄인다고 하는 이점이 있다.그러나, 통합의 어려움도 많다.
우선, CPU의 개발 사이클이 칩 세트보다 수배도 길기 때문에, 인터페이스의 신속한 변경이 어렵다.
플랫폼마다 다른 메모리 규격이나 모듈 규격에 대응하는 것도 어렵다. 또, 고속 메모리는 타이밍 마진등이 적기 때문에, 소켓에 꽂는 CPU는, 노스 브릿지보다 불리하게 된다.
FB-DIMM와 같이, 시리얼계 인터페이스의 경우는, 필요한 다이면적도, 소비전력도 많기 때문에, CPU의 소비전력을 한층 올려 버린다.
게다가 정치적인 난관도 있다.
마지막 정치적인 문제에 대해서는, AMD가, 2005년 6월에 미국 델라웨어 연방 지방재판소에 제출한 Intel에 대한 반트러스트법(Sherman Act) 위반의 소장 중(안)에서 호소하고 있다. AMD에 의하면, DDR3 메모리 모듈 규격의 표준화에 대하고, Intel가 AMD에 대해서 불리하게 되는 움직임을 했다고 한다. Intel는 DDR3 데스크탑용 모듈에 대해서는 DDR2와 호환성이 높은 핀 정의를 제안했지만, 노트 PC용 모듈의 핀 정의에서는 일전해 DDR2와 다른 사양을 제안했다고 한다. 만약, Intel의 제안 대로가 되어 있었을 경우는, 노트 PC 전용의 CPU에 대해서는 DRAM 콘트롤러의 설계를 변경하지 않으면 안되어, 그렇게 AMD를 방해하는 것이 Intel의 제안의 동기였다고 AMD는 호소하고 있다.
Intel가, 정치적인 의도로 이 제안했는지 어떠했는지는 모른다.그러나, CPU 통합 인터페이스는, 이러한 변경에 유연에 대응하기 어렵고, 만약 정치적으로 불리하게 하려고 하면, 용이하게 할 수 있는 것은 확실하다.메이커로서는 CPU의 다이의 종류는 가능한 한 짜고 싶다.모듈마다 대응하는 CPU 또는 패키지를 만들어 나눌 필요가 있다면, 유연성이 없어져 버리는 것이다.
이렇게 해 보면, PC&서버라고 하는 시장의 경제성이나 변화가 빠른 기술 동향, 그리고 표준화에 있어서의 기업 정치를 생각하면, 분리하는 것이 유리하다고 말하는 생각도 있을 수 있다.물론, 지연시간이 중요한 PC 전용은 통합해, throughput 중시의 서버는 분리한다고 하는 선택도 있을 수 있다.
●써드파티의 coprocessor도 시야에
이제(벌써) 1개, 이 슬라이드로 재미있는 것은, 써드파티 실리콘의 곳에 「오프 팁 coprocessor(Off-chip coprocessors)」라고 기재되어 있는 것이다. CPU의 밖에, 타사제의 coprocessor가 있다고 하는 구성도 고려하고 있게 된다.그러나, 현상으로, 어딘가의 벤더가 AMD 전용으로 coprocessor만을 개발한다고 한 것은 생각하기 어렵다.또, 개발했다고 해도, 보급시키는 것은 더 어렵다.
여기서 떠오르는 것은 GPU다.
CPU 이외로, 최대의 파워수치를 가지는 프로세서이기 때문이다.
GPU의 프로그래머블 연산 유닛인 Programmable Shader는, DirectX 10세대가 되면 범용에 사용할 수 있을 만한 유연성을 가진다. AMD가, GPU나 그래픽스 통합 칩 세트의 Shader를 CPU의 coprocessor로서 제휴시킨다고 하는 아이디어를 꺼내어도 이상하지는 않다.
벌써 PC에 있는 프로세서를 CPU와 제휴시킨다고 되면, 보다 이야기는 간단하게 된다.
여기서 의미 깊은 것은, AMD가, Coherent HyperTransport 기술을 선택적으로 허가한다고 하고 있는 것이다. 프로세서간을 잇는 Coherent HyperTransport를, 예를 들면 GPU 벤더에 허가해서, 양프로세서가 프로세싱으로 제휴할 수 있도록 한다고 할 가능성도 있다. HyperTransport를 갖춘 그래픽스 통합 칩 세트의 Shader가, 그대로, CPU와 제휴하고 동작도 할 수 있다고 하는 아키텍쳐다. GPU를 가상화하는 등, Shader가 있는 정도의 일부를 coprocessor로서 사용할 수 있다고 하는 방향을 생각할 수 있다.
덧붙여서, AMD로, K8프로그램 전체를 담당하고 있던 Rich(Richard) Heye 씨(당시 Vice President, Platform Engineering & Infrastructure, Computation Products Group, AMD)는,
현재, GPU 벤더 ATI Technologies로 데스크탑 비즈니스를 통괄하고 있다(Vice President & General Manager, Desktop Business Unit, ATI Technologies). Heye가, ATI로 옮긴 이유는, GPU가 프로그래머블화하고 있어 다양한 가능성을 작년 6월의 COMPUTEX에서 은밀히 암시했다.
서로 인적교류가 있는 셈이다.
●on-chip와 오프 팁의 coprocessor의 관계
이 오프 팁 coprocessor에서는, AMD의 on-chip coprocessor와 어떻게 관계하는지도 궁금하게 된다.
AMD는, CPU에 특정 코드의 실행을 액셀러레이트 하는 coprocessor를 실은, 헤테로지니아스멀티코어 구성도 검토하고 있다. 즉, PLAYSTATION 3의 「Cell」와 같이, 연산 처리 중심의 서브 프로세서 코어를 혼재한 구성이 될 가능성이 있는 것이다.
그리고, AMD가 coprocessor에 언급한 것과 같은 프레젠테이션으로, 오프 팁 coprocessor가 나온 것은,
양coprocessor로, 어떠한 제휴를 생각하고 있을 가능성이 있다. 추측할 수 있는 가운데 제일 아름다운 형태는, 액셀러레이트 하고 싶은 코드에 대해서는, on-chip와 오프 팁의 어느 쪽의 coprocessor에서도 실행할 수 있도록 하는 것이다. 예를 들면, CPU에 coprocessor가 실려 있었을 경우에는 그 코어로, CPU에 실려 있지 않은 경우에는 오프 팁측에서 실행한다고 하는 상태다.
단지, 이러한 걸 AMD가 구상했다고 해도, 꽤 난관이 도사리고 있다.
GPU의 Shader는, 각사가 독자적인 아키텍쳐로 개발하는 것으로, 최적인 성능을 끌어 내 왔기 때문이다.
각사의 GPU는, 각 세대마다, 독자적인 명령 세트, 독자적인 마이크로 아키텍쳐, 독자적인 런타임을 가진다.GPU는, 그래픽스 처리에 대해서는 API와 드라이버에 의해서 추상화 되고 있기 때문에, 이러한 일이 가능하다. GPU벤더의 정책는, 세대마다 아키텍쳐를 대담하게 바꾸는 것으로, 혁신 한다고 하는 것이다.
그 때문에, AMD가 coprocessor의 제안을 했다고 해도, 아키텍쳐가 검토하는 어마어마한 프로젝트가 된다.
그 때문에해서 추상적 소프트웨어층을 만들려고 하면, 퍼포먼스의 최적화나 표준화가 어렵다.
어쨌든, 이 계획의 비전은 아직 보이지 않았다. 명료한것은, AMD의 아키텍트들이, 꽤 라디칼적 아이디어를 차례차례로 내고 있는 것이다. 이러한 자세에서는, AMD가, Intel이 기준적인 단계를 거치고,
적극적으로 아키텍쳐면의 확장을 행하려 하고 있는 것을 알 수 있다.
AMD64등의 성공으로, 그 만큼 아키텍쳐 확장에의 자신을 가져 왔다고 생각할 수 있다.
원본출처 :
goto
파코즈 하드웨어
|
|
| 이 게시물의 댓글 보기 |
|
 |
|
| 추천제안내 |
좋은 게시물에는 추천을 할 수 있습니다.추천이 5 이상이면 메인페이지 헤드라인에 게시물을 걸어 드립니다.
적립된 포인트로 진행중인 이벤트에 참여하시어 경품을 받아가실 수 있습니다.
포인트안내 글작성 : 20점, 추천클릭 : 2점, 추천받은사람 2점, 댓글작성 : 4점 (2008.12.29일부터) |
|
|
|
|
|
|
