|
Q19.
VIA, SiS가 하이퍼트랜스포트를 채용하지 않은 이유는?
NVIDIA는 이미 nForce2
시절부터 하이퍼트랜스포트를 채용하여 SPP와 MCP를 연결해왔기 때문에, 별다른 설계변경 없이 현재 AMD의 기본 구조도를 100% 만족시킨다.
즉, 현재의 노스브릿지에 하이퍼트랜스포트를 적용하고 메모리 컨트롤러를 제거하면 쉽게 AGP터널로 바꿀 수 있고, 사우스브릿지(허브)의 경우에는
기존의 MCP를 그대로 사용할 수 있다.
기존의 설계를 그대로 응용할 수 있기
때문에 nVIDIA는 기존의 2-Chips구조에서 1-Chip구조로 변경한 것이고, 이는 예상되어왔듯 메모리 컨트롤러의 제거로 인해 쉽게 제작이
가능했다. 단, 1-Chip으로 통합되는 과정에 있어 APU가 단가상 이유로 제거되었음은 이미 잘 알려진 사실이다.
그러나 VIA, SiS는 지금까지 VLINK, MuTIOL이라는 독자적인 버스구조를 사용하여 왔다.
따라서, 만약 AMD의 기준 설계대로 하이퍼트랜스포트를 이용한 터널-허브개념을 도입하기 위해서는 새롭게 사우스브릿지(허브)를 설계하여야 한다는
부담이 따른다. 이는 관리과 재고등에 있어서 회사에 부담이 될 것이 뻔하고, 따라서 성능이 저하되더라도 기존의 독자적인 버스를 그대로 사용한
것이다.
각 칩셋의 성능차이는 터널-허브간 구조도에 달려
실제적으로 칩셋의 역할이 점점 더
줄어가고 있는 AMD64아키텍처에서는, 성능에 관련된 대부분의 중요한 변수들이 CPU에 내포되어있기 때문에 각 칩셋간 성능의 차이가 더욱 나지
않을 것으로 보인다.
단, 한가지 각 칩셋이 AGP터널과
허브(사우스브릿지)사이의 데이터버스를 각기 다른 버스로 연결하였기 때문에, 성능차이의 결정적 변수가 될 것으로 보이며, 여기에서 터널과 허브(사우스브릿지)가
1-Chip화 된 nForce3 제품군이 가장 빠른 성능을 보여줄 것으로 보인다. 단, nForce3 150에서는 CPU-터널간의 대역폭이 기준
6.4GB/s에서 훨씬 못 미치는 3.6GB/s로 구성되어 있는것이 가장 큰 변수이다.
메모리 컨트롤러가 내장이 되어있는
상황에서 허브(사우스브릿지)와 CPU간의 데이터 전송량이 항상 6.4GB/s가 되지는 않겠지만, nVIDIA가 정하여 놓은 3.6GB/s를 넘는
Full Load가 걸리는 시점에서는 nForce3 150의 성능이 타 제품군 칩셋에 비해 떨어질 것으로 보인다. 단, 이는 64Bit환경이
완벽히 구현된 상황이라는 것을 기준으로 하는 데다, 그 시기가 도래할 때 nForce3 250에서는 완전한 6.4GB/s를 지원할 것으로 보여,
쉽게 nForce3가 밀리지는 않을 것으로 보인다.
마무리
지금까지 Athlon 64의 출시로
인하여 기존과 달라 적응하기 어려웠던, 아리송한 문제들을 위주로 간단하게 정리해 보았다. 작성하면서 이론적인 내부 구조에 대해서는 언급하지
않으려 애썼다. 이미 여러사이트에 자세히 포스팅이 되어 있는데다, 구조에 대해 이야기하면 너무나 복잡해져 이해가 쉽지 않다는 것도 바로 하나의
이유였다.
따라서 실질적으로 기존의 구조와
다른점, 용어가 틀린점때문에 혼란이나 낮설은 부분들을 기존의 구조와 비교하여 언급하는데 치중하였으며, AMD64의 프로세서와 플랫폼 이해에
어느정도 도움이 되었으리라 생각한다.
필자가 이번에 언급하지 못한 또다른
복잡한 부분이 더 나타나게 된다면, 추가로 설명드릴 수 있는 기회를 가지도록 하겠다.
올해안에는 여러가지 이유로,
Athlon 64의 보급이 어려울 것으로 보이지만, 내년부터는 본격적인 Athlon 64의 인텔 펜티엄4와의 대결이 이루어질 것으로 보인다.
Athlon 64에 대한 보편적인 이해가 바탕이 될 시기가 되어, 그 구조에 대해 쉽게 읽을 수 있는 기사를 다시 작성할 것을 약속드린다.
|
