JEDEC 솔리드 스테이트 기술 협회(이하 JEDEC)가 DDR5 DRAM의 표준사양 개발이 시작 되었다고 발표하였다.
JEDEC은 DDR5 DRAM이 DDR4 DRAM보다 2배 높은 대역폭과 밀도를 지원할 것이며 2018년 6월 출시 될 예정이다.
DDR5 DRAM은 지난 2015년 이래 도시바가 낸드(NAND) 플래시에 적용하는 TSV (Through-Silicon Vias)와 유사한 방식으로 3D 칩 적층이 도입 되는 최초의 DIMM이 될 것으로 기대 된다. TSV 적용 시 저전력으로 넓은 범위에 고성능의 데이터 버스를 구현하기 쉬우므로 큰 이점이 될 수 있다.
한편 JEDEC은 비 휘발성 하이브리드 메모리 NVDIMM-P도 개발 중이라고 발표하였다. DRAM과 낸드를 같은 메모리 공간에 매핑하고 바이트(byte) 및 블록(block) 수준으로 접근한다.
비 휘발성 하이브리드 메모리는 NVDIMM-P 외에도 정전 같은 상황에서 DRAM의 데이터를 저장하기 위해 온보드 플래시만 사용하는 NVDIMM-N, 메모리 전체가 플래시로 구성 된 NVDIMM-F도 있는데 NVDIMM- P는 NVM이나 낸드 플래시가 포함 되어 상대적으로 속도는 느리지만 서버에서 사용하는 절대 지연속도가 가장 느리고 안정적이다.
NVDIMM-P와 비슷한 개념의 제품으로는 인텔 옵테인(Optane)이 있으며 둘 다 기존의 DDR4 DRAM을 대신하면서 컴퓨터 전원이 꺼져도 데이터를 잃지 않는다는 것이 특징이다.
|
[영상] 반도체 업계 구도 완전정복!, 메모리/설계/생산 등 어려운 반도체 뉴스 이해하기 
