경제성이나 기술적인 이슈로 인해 무어의 법칙 (Moore's Low, 반도체 집적회로의 성능이 18개월마다 2배로 증가)을 유지하는 것은 점점 어려워지고 있으며 이는 주요 제조사들에서 우려하고 있는 부분이다.
그런 가운데 TSMC는 최근 eetimes의 인터뷰를 통해 많은 칩 디자이너들의 경제적 타당성이나 기술적인 이슈 등에도 불구하고 무어의 법칙이 오랫동안 살아남을 것이라고 전했다.
xbitlabs는 또한 TSMC의 말을 인용해 미래의 칩은 트랜지스터 로직이 더 늘어나 성능이 향상될 뿐만 아니라 현재의 표준을 비롯한 다양한 기술도 흡수할 것이라고 전했다.
TSMC는 또 임베디드 플래시, 높은 전압, 강력한 트랜지스터와 이미지 센서 등과 같은 특별한 기술을 통해 기술 스펙트럼을 확대, 반도체 CMOS의 보다 진보된 공정, 그리고 다른 여러 기술들은 한계에 직면하고 있어 무어의 법칙이 여러 면에서 지켜나가기 어렵다고 언급했다. 그러나 우리는 무어의 법칙을 지켜갈 것이며 인터포저 (Interposers, 시스템 IC와 메모리 등의 반도체를 스택킹하거나 하나의 기판에 배치해 고집적 및 고성능화 도모)와 3D 기술 등의 새로운 기술을 이용해 시스템 내장 및 고성능 칩 패키지를 개발할 수 있을 것이라고 전했다.
전통적으로 새로운 프로세서 공정 기술은 매 18개월에서 24개월 사이 소개되고 있으나 최근 수년 동안 새로운 제조 공정 기술 개발이 어려움에 직면하고 있으며 새로운 공정 생산을 위한 Fab에 드는 비용도 극도로 높아지고 있다. 인텔과 AMD를 비롯한 프로세서 제조사나 TSMC, UMC, 글로벌파운드리 (Globalfoundries) 모두 예외는 아니다.
인텔은 매 2년마다 새로운 공정 기술을 소개하고 있고 새로운 제품에 이를 매년 적용해 무어의 법칙을 실현하고 있다. 그러나 인텔 역시 새로운 공정 기술과 집적이 어려워지고 있고 가격 유지 역시 점점 어려워지고 있는 상황이다. 그러나 인텔은 일부 제조사들과 협력을 통해 개발 비용을 보완하기 위해 노력하고 있다. 많은 제조사들도 매 공정 이전에 비용을 나누어 결과적으로 제조 비용은 줄여가고 있다. 제조사들은 또한 칩의 트랜지스터 면적 균형, 그리고 새로운 제조 공정 기술을 이용해 경제 효과를 최대화 하기 위해 노력하고 있는데 이것이 근본적으로 매 제조 공정 기술이 오랫동안 유지되는 이유라고 전했다.
TSMC는 앞서 언급한 인터포저와 3D 스택킹 기술이 새로운 수퍼칩을 만드는데 중요한 역할을 할 것이며 기존 기술과 새로운 기술 조합, 그리고 이를 바탕으로 진보된 로직 집을 내장해 성능과 효율을 개선할 것이라고 밝혔다. 여기에는 SoC 기술도 유용하지만 3D 기술 등을 이용하면 시스템 내장 및 스케일을 줄여나가는데 영향을 줄 수 있을 것으로 예상했다.
|
[영상] 삼성 2.5D 후공정 수주/HBM으로 날개 단 SK하이닉스/일본 파운드리 라피더스 등,4월 반도체 업계 동향 뉴스 해석 
