말 그대로 엘더 레이크 CPU에서 열이 많이 난다거나, DDR5 메모리의 물량 부족
사태, 반도체 공급 부족으로 인한 메인보드와 다른 제품들의 가격 인상, 그리고 이런 논란에도 6세대 이후 지지부진하던
성능을 단번에 확 끌어올리면서 명불허전, 명실상부 '인텔' 브랜드 충성층의 브랜드의 부활에 열광했다.
인텔은 엘더 레이크의 성능과 전력 효율을 잡아내기 위해 아키텍처와 공정 개선을 병행했고,
그동안 x86 시장에서는 찾아볼 수 없던 빅-리틀 구조를 적용했다. 아키텍처와 공정 개선이야 많은 PC 사용자들에게 익숙한
개념이니 넘어가고, 이번 기사에서는 인텔이 왜 빅-리틀 방식을 도입했는지에 대해 잠시 이야기해보고자 한다.
미세 공정 반도체의 장벽 다크 실리콘과 빅-리틀
인텔의 빅-리틀을 이야기하지 전에 잠시 다크 실리콘(Dark Silicon)에 대한
언급이 필요하다.
보통 공정이 미세화되면 전력을 아끼면서 성능을 높일 수 있다. 하지만 공정 축소가
임계점을 넘어가면 트랜지스터 구조상 산화막을 줄이는데 한계에 달하고, 트랜지스터 밀도가 높아지면서 면적당 발열이 높아져 동작을
위한 전압, 전력 특성 역시 한계에 막히게 된다.
이에 따라 공정 미세화만으로는 어느 순간 필연적으로 전체 실리콘 중 일부분에 전력 공급을
제한할 수 밖에 없는 순간이 오고, 이렇게 전력 공급이 제한되는 부분을 다크 실리콘이라 부른다.
인텔 엘더 레이크의 실제 코어 부분을 보면 11세대와 비교해 12세대의 크기가 작아진
것을 알 수 있다. 제조공정이 14nm 기반에서 10nm 기반으로 개선되었다고는 하지만 8개의 P-코어와 8개의 E-코어가
최대 10개의 P-코어만으로 구성되어 있던 것보다 좁은 영역에 밀집하면서 발열이 높아질 수 밖에 없다.
인텔 코어 CPU에서 적용된 터보 부스트나, 이기종 컴퓨팅, 엘더 레이크보다 앞서
빅-리틀 아키텍처를 도입한 모바일 AP도 전체적으로 균형잡힌 전력 제어를 통해 다크 실리콘 문제를 타파하기 위한 전략으로
볼 수 있으며, 이제 엘더 레이크의 빅-리틀도 다크 실리콘의 한계를 돌파하기 위한 전략으로 해석할 수 있다.
실제로 인텔의 빅-리틀 아키텍처 소개를 보면 멀티 스레드 작업 시 4개의 P-코어보다 2개의 P-코어와 8개의
E-코어로 작업할 경우 더 높은 전력 효율을 제공한다는 내용을 언급하고 있으며, 그 외에도 꾸준히 전력 효율성을 이야기하고
있다.
엘더 레이크의 빅-리틀, 전 지구적 에너지 효율 개선 이슈 대응
다크 실리콘은 끝없이 개선해 나가야하는 문제기는 하지만, 성능이 우선시되는데다 전력
공급에도 특별히 문제될 것이 없는 데스크탑 CPU에 인텔이 빅-리틀 구조를 적용한 것은 어떤 이유일까?
여기에는 지구 온난화에 대한 내용이 빠질 수 없다.
온실 가스로 인한 기후 변화는 지구촌이 시급히 해결해야할 문제로 여겨지며, 그 원인으로
꼽히는 탄소 배출을 줄이기 위한 교토 의정서가 지난 2005년 2월 발효되었다. 온실가스 주요 배출국들이 참여하지 않아
논란은 있지만, 온실가스 감축을 위한 각국의 노력은 계속되고 있으며, 이는 인텔도 피할 수 없는 현실일 것이다.
EU에서는 지난 2012년 그래픽 카드의 전력 규제를 강화하였고, 미국 캘리포니아에서는
지난 2016년 컴퓨터의 에너지 소비 규제를 강화하는 법안을 만장일치로 통과 시켰다. 그 여파로 올해 7월, 전력 소모가
높은 델의 일부 에일리언웨어 게이밍 PC는 규제가 강화된 미국 5개 주에 판매를 중단하게 되었다.
게다가 EU는 일부 제품군에 대해 기존 규격에서 최고 에너지 효율 등급 제품이 C
등급으로 낮아질 수 있는 새로운 에너지 효율 제도를 올해 3월 부터 실시하는 등, 전 세계적인 에너지 효율 강화 움직임은
계속되고 있다.
인텔이 엘더 레이크에 빅-리틀 하이브리드 코어 구조를 도입한 것은 이러한 각국의 에너지
효율 규제 강화 움직임과도 무관하지 않을 것이다. 에너지 효율 개선을 단순히 구호로만 그치지 않고 실 제품으로 보여준
사례로 평가할 수 있다.
울트라 모바일서 데스크탑까지, 서버 플랫폼으로의 확장 가능성
전력 효율은 소비자 가전에서만 중요하게 여겨지지 않는다.
갈수록 데이터 센터의 성능이 처리량이 늘어나면서 수랭을 넘어 미네랄 오일에 담그는
유랭식이 이야기되고 있으며 ,MS에서는 아예 바다속에 데이터 센터를 설치하는 '나틱 프로젝트'를 실험 중이다.
이들 모두 전력 효율 개선을 추구하기 위한 노력으로, 지금까지 x86 기반 데이터 센터
CPU는 모두 엘더 레이크의 P-코어와 같은 고성능을 추구해왔지만, 이 역시 한계가 가까워지고 있다.
인텔의 다음 서버용 CPU인 사파이어 레피즈는 기존의 단일 칩 구조에서 여러 컴퓨트
타일을 분리해 결합하는 MCM 방식으로 선회를 예고했다. 엘더 레이크의 E-코어 방식은 아니지만 PC 시장에서의 하이브리드
경험을 바탕으로 서버용 CPU에 적용할 가능성은 충분하다.
특히 서로 다른 공정에서 제조된 칩을 하나로
결합하기 위한 EMIB(Embedded Multi-die Interconnect Bridge) 기술을 지난 2017년 초
발표했으며, 2019년 데이터센터 연산용 GPU인 폰테 베키오에 적용될 예정임을 밝혔고, 2020년 중순에는 유사한 개념의
3D 패키징 기술인 포베로스(FOVEROS)를 적용한 레이크 필드 CPU를 내놨다.
인텔 재도약의 신호탄, 엘더 레이크 빅-리틀
인텔은 엘더 레이크의 빅-리틀을 통해 전력 효율이 중시되는 오늘날 PC 시장을 선도하는
모습을 보여 주었다. 물론 소비자 입장에서는 여전히 높은 수준의 전력과 발열 특성이 아쉬울 수 있지만 전 세대에 비해
전력효율이 확실히 높아졌다는데 이견은 없을 것이다.
그리고 엘더 레이크는 데스탑 PC에 그치지 않고 모바일과 울트라 모바일 시장을 아우를
예정이며, 우선 출시된 K 버전외에 Non-K 모델과 모바일 플랫폼은 2021년 1분기 출시되리라 예상 중이다.
CPU의 전력 효율 개선은 지구 온난화를 해결하기 위해서 뿐만 아니라 다크
실리콘이라는 장벽을 뛰어넘어 성능 향상을 이끌어내기 위해서서라도 필수적으로 요구된다. 인텔은 지금 당장 엘더 레이크의 빅-리틀이라는
형태로 이뤄냈고, 이후 전자의 흐름을 보다 효율적으로 제어하기 위한 GAA(Gate-all-around) 트랜지스터
아키텍처인 리본펫(RibbonFET), 신호와 전력 공급 경로를 분리해 신호 전달 효율을 높인 파워비아(PowerVia)
기술을 예고한 바 있다.
리본펫은 옹스트롬(0.1nm)급 반도체 시장을 열 20A 공정과 함께 2024년, 파워비아는 2025년 양산을 예고하였는데,
인텔이 10nm 양산까지 걸렸던 시간, 파운드리 전문 기업들도 예고했던 로드맵을 지키기 어려워하는 미세 공정 상황을 보면,
이번에 양산 시점을 예고한 리본펫과 파워비아도 실제 해당 시기에 가능해질지는 미지수다.
인텔의 핵심 R&D 역량을 박살냈다고 평가받는 전임 CEO 브라이언 크르자니크가 퇴사한지
약 3년만에 출시된 엘더 레이크는 빅-리틀 아키텍처로 다시 한 번 PC 시장에서 인텔의 잠재력을 증명했고, 14세대 코어
CPU인 메테오 레이크는 사파이어 레피즈에 이어 메인스트림 플랫폼에 MCM 적용이 예고되어 있다.
팻 겔싱어 CEO 체제 이후 인텔은 기술 기업으로서 공격적인 행보를 보이고 있다.
크리자니크 사퇴 직전 20주년을 앞두고 중단되었던 개발자 포럼(IDF)를 '인텔 이노베이션'이라는 이름으로 재개하고,
그동안 정체되었던 효율 개선을 위한 기술들을 발표하며, 인텔을 떠났던 베테랑 개발자들을 다시 영입하는 동시에 체질 개선을
위한 인수합병에도 적극 나서고 있다.
엘더 레이크의 빅-리틀은 바로 다시 기술 선도 기업으로 방향을 잡은 인텔의 모습을 상징적으로 보여준다고 할 수
있는데, 앞으로 어떤 식으로 발전해 나갈지 기대된다.
[영상] ASUS의 창신메모리 호환성 지원이 미치는 영향 등, PC시장 흐름 파악에 필요한 작은 뉴스모음 
