|
커뮤니티
|
|
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
커뮤니티 추천게시물
운영진 선정 | 추천순 | 최근댓글달린순 | 갤러리(포토)
|
|
|
|
|
 |
|
인콰이어러에 흥미있는 컬럼이 올라왔습니다. 인텔에서 조속히 하이퍼트랜스포트 버스를 도입해야 한다는 주장의 컬럼입니다.
----------------------------------------------------------------------------------------------------------------------------------------
10월은 인텔에게 있어서 로드맵상의 많은 변경점으로 흥미로운 한달이었다. 우리는 팩스빌 듀얼코어의 제온의 공개를 보았고, 타이페이에서 열린 IDF에서는 아이태니엄을 전혀 찾아볼 수 없었던 대신 메롬과 컨로, 우드크레스트가 공개되었으며, 그 외에도, 으음, 앞으로의 루머들에 대해서도...
최근에 전해진 몬테시토의 연기 소식 -- 필자가 보기엔 EV7 알파칩이 알파가 망해버리기 전에 불가사의하게 연기되어 버렸던 것과도 흡사해 보인다 -- 외에도 화이트필드의 개발 취소가 지난주의 화제의 소식이었다. 이는 단지 화이트필드가 16메가바이트나 되는 빵빵한 L2캐쉬를 내장한 단일칩 쿼드코어였기 때문이 아니요, 화이트필드가 방갈로어 기반의 제품중 뛰어난 것이라는 기대감도 아니라, 이 칩에 사용될 CSI 인터커넥트 -- 예전부터 하이퍼트랜스포트의 킬러...로 대대적으로 홍보되어졌거나 말거나... -- 때문이었다.
화이트필드건 아니건, 인텔의 차기 x86 코어는 실제로 올바른 진행 방향으로 보이며, 이것만으로 따져도 현재의 애슬론64의 K8코어보다 뛰어난 제품이 될 것으로 보인다. 물론 내년쯤이면 (AMD에서도) K8을 대체하는 신제품을 내놓을 테지만. 싱글 CPU 환경에서 1.33GHz의 빠른 FSB와 듀얼채널 DDR2 메모리는 4MB캐쉬의 듀얼코어 콘로를 돌리는데는 충분할 것이다.
또한 우드크레스트에게 있어서는, 듀얼버스 구조의 이중 1.33GHz FSB로 각각의 듀얼코어 칩에게 하나씩 분배하는 것에 쿼드채널 DDR2 메모리 (FB DIMM이건 아니건 간에)를 붙여주는 것으로도 충분할 것이다. 블랙포드 칩셋은 이러한 솔루션의 좋은 예가 될 것이다. 만일 코어가 제대로만 돌아가 준다면, 이러한 솔루션은 앞으로 나올 DDR2 기반의 애슬론64나 옵테론에 대항하여 시스템적인 관점에서 좋은 경쟁력을 갖추게 될 것이다. 비록 최고가 아닐지어도 현재보다는 적어도 뛰어날 것이다.
한데, 쿼드 소켓 기반의 좀더 큰 시스템에서는 어떨까? 음, "대중을 위한 EV7" 혹은 옵테론의 하이퍼트랜스포트 기반의 플랫폼에서는 CPU가 추가될 때마다 각각의 메모리와 I/O 대역폭을 기존의 풀에 추가할 수 있으며, 현재로써는 제온 멀티 프로세서 플랫폼보다 훨씬 스칼라빌리티에서 우월하다는것이 증명된 바 있다.
한편 듀얼코어의 팩스빌의 MP는 비록 800MHz로 FSB가 늘어나긴 했지만, 이는 단순히 임시 방편용에 불과하며, 이는 단일 FSB 하나가 8개의 코어(4 소켓 x 2 코어)를 모두 먹여 살려야 하기 때문이며, 게다가 이 FSB가 현재 하위급 펜티엄 PC의 FSB와 속도가 동일하다.
이것이 하이엔드의 대역폭 잡아먹는 서버에게는 어울리지 않는 것일까? 단순히 비교하면 쿼드 소켓 옵테론의 전체 CPU 대역폭은 DDR400을 사용할 경우 25.6GB/s에 달하는데 비해, 쿼드 소켓 팩스빌은 고작 6.4GB/s에 불과하다. 게다가 이 옵테론 시스템에서는 CPU간의 통신을 위해 메모리 액세스를 포함해 각각 8GB/s의 HT채널을 제공하는데 비해, 제온 플랫폼에서는 이러한 모든것을 캐쉬 동시화를 위한 교통량을 포함해서 저 FSB안에다가 구겨넣어야 한다.
따라서, 많은 비교 결과가 절망적일수 밖에 없다. 그리고, 그것은 전력 소모율을 고려하지도 않은 것이며, 이 점에서는 팩스빌은 또다른 실패 요소를 갖고 있다.
그래서 필자는 인텔이 저 위대한 전설의 알파칩 엔지니어들의 도움을 받아서 하이퍼트랜스포트보다 뛰어나고 빠르며 스칼라블한 버스를 개발하길 기대하고 있었다. 더욱이 지난 2002년에 고안된 EV8 알파 링크 시스템은 현재의 하이퍼트랜스포트보다도 월등한 존재였었다. 그리하여 인텔의 CSI (Common System Interconnect)는 EV8 버스와 같은 존재로 2007년에 등장할 계획이었고, 혹은 적어도 인텔의 중역들은 그렇게 하라고 명령했을 것이다.
헌데, 인텔의 악명높은 NIH(Not Invented Here :내가 만든게 아니야) 정책 덕분에 인텔은 그들 자신이 만든것이 아니라면 아무리 뛰어난 것이라 할지라도 좀처럼 쉽사리 받아들이지 않아왔다. 예를 들어 아이태닉을 만들어 한동안 고생을 하느니 차라리 알파를 DEC에서 인수하면서 그것의 환상적인 성능과 뛰어난 컴파일러와 최강의 윈도우즈NT 지원에다가 이미 존재하는 수많은 호환 소프트웨어 (2002년의 알파 호환 소프트웨어는 현재의 아이태니엄 호환 소프트웨어보다도 많았다)의 덕을 볼 수 있었을 것이고, 한 1년내로 하이엔드 서버 시장을 뒤흔들 수도 있었다. 하지만 안타깝게도 인텔이 원한건 경쟁자들을 공언한대로 물리칠 수 있으면서도, 다른 업체가 감히 따라할 수 없는 복잡한 것을 원하였다.
뭐, 인텔은 첫번째 목표에서는 그럭저럭 성공한 셈이고 (현재 POWER와 SPARC만이 남아있으니), 두번째 목표도 요즘 세상에 아이태니엄을 따라할 사람이 없을테니 성공했다고 할 수 있겠다 -- 상업적 인센티브도 없는데다가 x86과 함께 쌍벽을 이루는 복잡한 아키텍쳐 덕분에 말이다.
아무튼 DEC 이야기가 나와서 말인데, 인텔은 -- 아마도 내부적인 많은 갈등 후에 -- 스트롱암 프로세서를 비록 NIH 정책에 반하긴 하지만 채택하기로 결정했다. 헌데 이는 엄청난 성공을 거두었으며, 현재 전세계의 수없이 많은 핸드폰과 많은 어플라이언스가 이를 채택하고 있다. 젠장, 심지어 그들의 숙적이라 할 수 있는 모토롤라마저도 스트롱암을 쓰고 있으니...이로써 인텔이 알파를 스트롱암처럼 바로 채택했었다면 하이엔드 시장에서 지금 어떠했을지 상상할 수 있으리라 본다.
또다른 인텔의 자신들의 NIH 정책을 누그러트린 예는, 당연히도, AMD사의 X86-64 플랫폼을 채택하고 자신들의 펜티엄과 제온을 확장시킨 것이다. 이것이 인텔 내부의 인사들의 자존심을 상하게 했을지도 모르겠지만, 이는 확연히 그들의 재정을 악화시키지도 않았으며, 역으로 64비트의 인텔 PC는 지금 퍼포먼스와 전력 소비 논란 -- 부드럽게 표현하자면 -- 에도 불구하고 매우 잘 팔리고 있다.
따라서, 앞으로 3년 -- 비지니스 세계에서는 영원과 동급인 세월 -- 을 하이퍼트랜스포트 버스를 이기려는 실패할 가능성이 있는 시도를 하는 대신에 왜 인텔은 순순히 하이퍼트랜스포트를 받아들이고 차기 x86 칩을 생산하려 하지 않는 것일까? 게다가 HT는 AMD가 소유하고 있는 기술이 아니라, 개방된 많은 멤버를 가진 컨소시엄이지 않는가. 더욱이 몇몇 펜티엄 PC에서는 HT 버스가 사용되는 경우도 있으니 말이다. 예를 들면 엔비디아의 SLI 칩셋이 있겠다.
또한 차기 하이퍼트랜스포트 3 버스는 추가적인 성능 향상과 함께 최대 대역폭이 단일 링크당 45GB/s에 달하기 때문에, 인텔이 이용하기에 상당히 좋을 것이다. 더욱이 2006년에 출시될 예정이기 때문에 HT3 버스는 콘로와 우드크레스트의 차기 모델에 적용하기에도 시간적으로 안성맞춤이다. 그리고...메모리 컨트롤러와 HT 컨트롤러를 CPU에 내장하는게 그렇게 어려운 일인가? AMD는 잊어버리고 일단 SiByte를 보라. 그리고 PA Semi도...이러한 것들은 이젠 거의 기본적인 것이 되어가는 추세다.
한 CPU에 -- 옵테론, 타이거튼, 파워, 심지어 알파던 뭐던 간에 -- 그러한 HT3 채널을 4개 탑재하게 된다면 1년내로 로컬 메모리 대역폭 외에도 무려 180GB/s의 시스템 대역폭을 가진 칩을 만들 수 있을 것이다. 이는 복수의 초고속 GPU를 병렬로 연결하는 것부터, 무지막지하게 스칼라블한 SMP 서버를 만드는데까지 어떤곳에서나 충분한 양이다.
이것에 비교하면 2007년에 나온다는 듀얼코어 듀얼칩 MCM 타이거튼이 단일 버스를 공유한다는 것은 -- 그 버스가 뭐던 간에 -- 상당히 비참해 보이지 않는가? 수없이 많은 데이터 전송 요구가 그러한 단일 버스 상에서 지루하게 전송을 기다리고 있는 것을 상상해 보라
결론을 짓자면, 인텔은 더이상 CSI에다가 시간을 허비하면 안된다. 이는 너무 늦었고, 더 이상 NIH 신드롬에 매달려서도 안된다. 이미 NIH가 아닌 스트롱암은 기술적이나 경제적인 관점에서 Xscale 처럼 매우 잘 작동하고 있고, 따라서 인텔에서 알파를 만든다면 (지금까지 인텔이 했었던 아이태니엄 삽질 대신에...물론 지금으로써는 이미 돌이키기엔 너무나도 늦었지만...하하) 마찮가지일 것이다. 따라서 필자는 X86 메인스트림을 위해서는 NIH을 깨고 HT3을 도입하는 것이야 말로 인텔이 취해야 할 길이라고 본다. 그렇다, 인텔과 AMD의 X86은 더 나아가 칩셋과 다른 인프라 조차도 공유할 수도 있을것이다. 그럼 어떻게 되는가? 인텔은 소중한 몇년간의 세월을 절약할 수도 있으며, 최상위 제품을 개발하여 하이엔드 x86 시장으로 재빨리 복귀할 수 있을 것이다.
그들의 막대한 자본력과 뛰어난 디자인 팀과, 바라건데, 엔지니어링 결정 단계에 이상한 사람들을 투입하는것을 막는다면, 인텔은 틀림없이 세계 최고의 CPU를 생산 할 수 있을것이다. 플랫폼이 다른 자들과 공유된다 할지라도 말이다. 게다가, 만일 콘로가 현세대의 애슬론64보다 뛰어난 제품이고, 똑같이 AMD가 개발한 X86-64 명령어 셋을 지원한다면, 전체적인 관점에서 비슷하게 하지 않을 이유가 있을까?µ
----------------------------------------------------------------------------------------------------------------------------------------
인텔이 하이퍼트랜스포트 버스를 도입하면 FSB의 문제는 사라지겠지만...과연 인텔의 자존심이 그것을 허락할지는 미지수군요. -ㅅ-;
원본출처 :
인콰이어러
파코즈 하드웨어
|
|
| 이 게시물의 댓글 보기 |
|
 |
|
| 추천제안내 |
좋은 게시물에는 추천을 할 수 있습니다.추천이 5 이상이면 메인페이지 헤드라인에 게시물을 걸어 드립니다.
적립된 포인트로 진행중인 이벤트에 참여하시어 경품을 받아가실 수 있습니다.
포인트안내 글작성 : 20점, 추천클릭 : 2점, 추천받은사람 2점, 댓글작성 : 4점 (2008.12.29일부터) |
|
|
|
|
|
|
