이번엔 확 바꼈다!, INTEL Core 마이크로아키텍처 Page 6:: 보드나라

기획

전체

영상

메인

전송 2006-06-26 00:00

[테크닉]
이번엔 확 바꼈다!, INTEL Core 마이크로아키텍처

1. 처음	2. 코어 마이크로아키텍쳐의 등장 배경
3. 코어 마이크로아키텍처의 등장배경 - 2	4. 코어 마이크로아키텍처의 등장배경 - 3
5. 짧고 굵은것이 특징	6. 두개를 하나로 묶으면 더 빠르다
7. 성능향상을 위한 마지막 두가지 요소	8. 코어의 태생이 어딘가는 중요하지 않다!

6. 두개를 하나로 묶으면 더 빠르다

14단계의 파이프라인 스테이지와 4개의 x86 디코더.. 이 두가지 구성은 확실히 기존 P6 마이크로아키텍쳐나 배니아스 마이크로아키텍쳐와는 차이가 있지만 지금부터 알아볼 마이크로 퓨전(Micro-Fusion) 기술은 코어 마이크로아키텍쳐만을 위해 새롭게 개발된 기술은 아니다.

두 개의 인스트럭션을 하나로, 마이크로 퓨전(Micro-Fusion)

INTEL이 코어 마이크로아키텍쳐에 적용한 마이크로 퓨전(Micro-Fusion)기술은 이미 도선 코어 및 요나 코어의 모바일 프로세서들에 적용되어 있는 기술이다.

마이크로 퓨전(Micro-Fusion)은 x86 인스트럭션중 두 개의 인스트럭션을 하나의 인스트럭션으로 짬뽕(?) 시켜 준다. 이 기능을 사용하게 되면 하나의 디코더로 두 개의 인스트럭션을 처리하는 것과 동일한 효과를 가져오게 만들게 되어 디코더가 더 늘어난것과 같은 효과를 가져오지만 모든 x86 인스트럭션에 적용되는 기술은 아니다.

[마이크로 퓨전을 적용하기 전(좌)과 적용후(우)]

위의 이미지가 마이크로 퓨전(Micro-Fusion) 기술을 알기 쉽게 설명해주고 있는데 좌측 이미지에 나타나있듯이 마이크로 퓨전(Micro-Fusion)기술을 적용하지 않으면 인스트럭션 큐에 있는 5개의 인스트럭션은 순서대로 4개의 디코더를 통해 디코된 후 나머지 한 개의 인스트럭션이 다음 클럭에 디코더 0을 통해 디코딩 되지만 마이크로 퓨전(Micro-Fusion) 기술이 적용되면 5개의 인스트럭션 중 두 번째 인스트럭션인 cmp(비교)와 세 번째 인스트럭션인 jne(점프) 명령이 하나의 디코더(디코더 1)을 통해 디코딩됨으로 한클럭에 5개의 인스트럭션을 처리할 수 있게 된다.

INTEL은 정확히 어떤 x86 인스트럭션을 묶어서 디코딩 시킬수 있는지 설명하지 않았지만 평균적으로 10개의 인스트럭션중 두 개는 마이크로 퓨전(Micro-Fusion) 기술을 적용하여 하나의 디코더로 디코딩 시킬수가 있다고 한다.

64bit에서 128bit로의 변화, Advanced Digital Media Boost

인텔은 인스트럭션들의 디코딩에 대한 성능을 개선하면서 SSE(Streaming SIMD Extensions) 관련 처리 성능도 개선하기 위해 128-bit SSE 인스트럭션을 한 사이클에 처리할 수 있도록 만들었다.

지금까지 SSE(Streaming SIMD Extensions) 연산중 128-bit SSE(Streaming SIMD Extensions) 인스트럭션의 처리는 64-bit 단위로 디코딩 되어 하나의 128-bit SSE 인스트럭션을 처리하려고해도 두 번의 클럭 사이클이 소요되었다.

이러한 구조는 기존 P6와 배니아스 뿐만 아니라 경쟁사인 AMD의 K8 프로세서도 적용되어 있지만 코어 마이크로아키텍쳐는 한클럭에 128-bit SSE 인스트럭션을 처리할 수 있도록 만들어졌다.

Advanced Digital Media Boost가 바로 이것을 말하는것인데 기존 방식의 경우 두사이클이 시간이 소비되었지만 코어 마이크로아키텍쳐는 한사이클로 128-bit SSE 인스트럭션을 처리할 수 있음으로 SSE 관련 연산에서 많은 성능 향상을 가져오게 만들어졌다.

이미 기존 넷버스트 마이크로아키텍쳐에서도 SSE 관련 부분은 경쟁사보다 앞선 성능을 보여주고 있었는데 이러한 기술추가로 인해 코어 마이크로아키텍쳐에서도 멀티미디어 관련 성능은 경쟁사보다 조금더 앞서지 않을까 한다. (실제 성능은 테스트 결과를 통해 알아보도록 하겠다.)