|
|
 |
|
needled247 / 04-06-23 14:16/
자국/
신고/
|
|
2페이지 "2.PCI Express, 송신과 수신은 따로.." 제목의 글을 보면 '이것이 Differential인데'라는 표현이 있는데 '이것이 차이점인데'라는 의미로 쓰신 건지?-_-
|
|
|
|
|
|
|
|
needled247 / 04-06-23 14:29/
자국/
신고/
|
|
|
그리고 한가지 궁금한건 현재 인텔(허브 아키텍쳐)의 경우 노스브리지와 사우스브리지의 대역폭이 266M/sec인걸로 알고 있는데, 그것도 바뀌어야 하는것 아닌가요? 기존 IDE쪽에서 사용하는 대역폭도 있고, 더이상 PCI가 공유버스도 아니고 제각각 점유하기 시작하면 금방 포화될 것 같은데... (sis의 MuTIOL 아키텍쳐처럼 이미 1G 대역폭을 지원하는 경우도 있으니,) 이 문제는 마음만 먹으면 해결할 수 있다고 생각하는건지...
|
|
|
|
|
|
|
guygun (하얀나라) / 04-06-23 15:01/
자국/
신고/
|
|
|
물론 허브 아키텍쳐부분도 변했습니다.. 266MB/s로는 힘들죠.. 이건 i925X와 i915P칩셋 설명에서 따로 언급하고 있습니다.. 지금 쓰는중이라서...
|
|
|
|
|
|
|
|
jtj134 / 04-06-23 15:24/
자국/
신고/
|
|
|
이미 Intel Hub Interface 2.0라는 이름의 인터페이스가 있습니다. E7505칩셋등에서 이를 지원하지요. 이건 버스 대역폭이 1GB/s입니다.
|
|
|
|
|
|
|
|
마징가Z / 04-06-23 16:54/
자국/
신고/
|
|
브릿지 방식으로도
위에서 말하는 'HD 동영상 편집에서의 AGP 버스의 대역폭 문제'를 해결할 수 있나요?
|
|
|
|
|
|
|
guygun (하얀나라) / 04-06-23 17:28/
자국/
신고/
|
|
브릿지 방식의 문제라기 보다는 기존 인터페이스의 대역폭을 그대로 유지한체 브릿지 방식을 사용하는것이 문제입니다..
물론 브릿지방식의 추가로 인해 Latency가 증가되는 이유도 있겠지만요..
nVIDIA에서는 기존 AGP 8x 버스를 오버클럭시켜서 16x로 올려 4.2GB/s의 대역폭으로 끌어올린다음에 HSI를 통해 PCI Express x16로 변환시킨다고 하고 있는데 단방향만을 보면 4.2GB/s의 대역폭이면 브릿지 방식이더라도 문제가 없을거같습니다.. 하지만 양방향을 본다면 Native의 8GB/s의 대역폭을 지원할만큼은 못되겠죠..
|
|
|
|
|
|
|
|
SMI / 04-06-23 17:55/
자국/
신고/
|
|
오늘 915 데이터시트를 슬쩍 봤더니
허브 아키텍쳐가 SMI라는 이름으로 바뀌었더군요
대역폭은 2GB/s 로 확늘구요..
원리는 PCI-Express와 비슷한 구조더군요
그런데 사우스쪽 성능은 노스-사우스 대역폭에 큰 영향을 안받는 듯 합니다. 533MB의 V-Link나 1GB의 MuTIOL 등에 비해 266MB/s 밖엔 안되지만 SiS나 VIA에 꿇릴게 없었죠.
계산상으로는 IDE, PCI, USB 등등하면 266으론 택도 없지만 역시 산술계산과 실제 사용은 차이가 많은 걸로 생각됩니다.
|
|
|
|
|
|
|
|
이것 좀 / 04-06-23 19:24/
자국/
신고/
|
|
...이 문제중에서 가장 큰 문제는 회선간의 간섭에 대한 문제인데 Parallel방식은를 해결해야 되는데 ...
이라고 나오는데, 패러럴 방식은 뭘 해결해야한다는건지가 없네요. ^^;;
|
|
|
|
|
|
|
|
좋네요 / 04-06-23 19:28/
자국/
신고/
|
|
현재는 큰 메리트는 없군요.
새로운 표준이란게 미래를 내다보는것이기는 하지만.
요즘 보드나라에서는 좋은 기사들이 많네요.
잘 봤습니다.
|
|
|
|
|
|
|
|
needled247 / 04-06-23 21:13/
자국/
신고/
|
|
|
아 그렇군요. PCI Express에 가려져서 그런지 AMD의 하이퍼트랜스포트 나올때만큼 시끌벅적하지 않아서 혹시나 했습니다.^_^;;
|
|
|
|
|
|
리크 (redcurse)
/ 04-06-23 22:29/
자국/
신고/
|
|
1.page
그래서 등장한 것인 80Pin IDE케이블인데 이 케이블은 기존 40Pin의 데이터선의 사이사이에 그라운드선을 추가하여 회선간의 간섭문제를 해결한 것이다.
>>> 80핀이라.. 쩝.. 수정바람 - -;
|
|
|
|
|
|
|
|
dynafire / 04-06-24 9:22/
자국/
신고/
|
|
|
대부분 대역폭이 커지더라도 일부 빼고는 데이터의 흐름은 하드디스크의 의 데이터를 이용하는 것이 다라고 배워 알고있습니다 그러니 일부작업을 빼고는 가장낮은 전송율을 가진 하드디스크의 전송율에 따라온다는 것이지요... 그래서 인텔도 사우스와 노스를 266으로 지금까지 사용해온것이고 미래를 대비한다는 데서는 의미가 있을지 모르나 현제 일반사용자는... 새로 업글하는데 부담이죠.
|
|
|
|
|
|
|
|
... / 04-06-24 16:55/
자국/
신고/
|
|
사실 PCI버스나 PCI익스프레스 버스 모두 현재의 기준에서는 옛날에 ISA에서 PCI로 변화할때 만큼의 임펙트는 없습니다.
그렇게 된 가장 중요한 이유는 이전에 확장카드에 의존했었던 주요 기능들이 사우스 브릿지에 직접 접속된 것에 있습니다. 즉 현실적으로 확장슬롯을 전혀 사용하지 않고도 PC를 꾸미는 데 무리가 없는 상황에서 확장슬롯의 중요성은 그만큼 감소한다는 것이죠.
물론 여기에 대한 예외적인 부분은 그래픽 카드입니다. 하지만 그래픽 카드를 제외하고는 특별현 예외가 없는것도 현실이죠.
|
|
|
|
|
|
|
엄성욱 (xercxess) / 04-06-24 17:57/
자국/
신고/
|
|
ATA IDE HDD의 경우 한개의 채널에 마스터, 슬레이브 두개의 하드를 장착했을경우... 두개의 하드를 동시 액세스할때 PCI버스 한계인 133MB/s 한계속도에 다다르게 됩니다... IDE RAID를 구성할 경우는 더 심각해 집니다...32bit PCI버스의 한계로 RAID0의 경우 하드2개까지만 성능향상이 있고, 3개부터는 성능향상이 없습니다.
원래 IDE방식이 멀티태스킹에 약한게 사실이지만...현재에 와서는 버스 대역폭의 한계도 어느정도 작용하고 있는게 현실입니다..
|
|
|
|
|
|
|
|
궁금해요.. / 04-06-24 19:45/
자국/
신고/
|
|
|
그럼 제일먼저 PCI-EX x1로 나올만한게... SATA콘트롤러.. IEEE1394b.. GigaBIT NIC...뭐 이런 녀석들이겠네요.. 그런데 요즘은 대부분 보드내장이라.. 그런 카들를 쓸일이 있을려나?
|
|
|
|
|
|
|
|
jtj134 / 04-06-25 0:00/
자국/
신고/
|
|
|
P-ATA는 한 채널에물린 마스터와 슬레이브는 동시에 엑서스 하는게 불가능합니다.
|
|
|
|
|
|
|
|
jtj134 / 04-06-25 0:03/
자국/
신고/
|
|
그리고 PCI-EX용 SCSI RAID컨트롤러 입니다.
http://2cpu.co.kr/zboard/zboard.php?id=hardware&no=546
|
|
|
|
|
|
|
|
... / 04-06-25 9:25/
자국/
신고/
|
|
기본적인 IDE-RAID는 이미 신형 사우스브릿지칩에서는 자체적으로 지원하고 있죠.
사실RAID-0은 현재로서는 2개 정도가 현실적입니다. 세개를 넘어가면 버스대역폭 문제 이전에 하드디스크 신뢰성이 문제가 되지요.
전문적인 RAID컨트롤러라면 문제가 되겠지만 그런 제품들은 이미 PXI로 출시된 상태이고 설령 PCI-E를 채용한다고 해도 수요는 결국 전문층에 한정되지요.
|
|
|
|
|
|
|
|
... / 04-06-25 9:29/
자국/
신고/
|
|
사실 일반 소비자로서는 PCI-E로의 전환은 크게 신경쓸 사안이 아닙니다. 왜냐하면 어차피 수년간은 PCI슬롯과 PCI-E슬롯이 공존할 테니까요.
PCI슬롯이 ISA슬롯을 완전히 대체하는데 6년도 넘게 걸렸다는 사실을 상기한다면 PCI-E를 기다렸다가 PC를 구입한다는 생각이 얼마나 의미없는 일인 것인가는 충분히 예상할 수 있습니다.
|
|
|
|
|
|
|
|
퐁당퐁당 / 04-06-25 10:36/
자국/
신고/
|
|
|
vesa 버스의 길을 걷지는 않을런지...
|
|
|
|
|
|
|
|
문용식 / 04-06-25 12:22/
자국/
신고/
|
|
pararell의 한계는 신호라인들이 중첩해서 위치하다보니
속도가 높아질수록 주변신호간에 crosstalk가 발생하여 신호의 integrity가 나빠집니다..하지만 serial의 경우는 두신호의 differential로 보내기 때문에 위상차를 비교하면 어느정도의 crosstalk가 발생하더라도 무시할 수 있습니다..따라서 고속이면서 저전압으로 전송이 가능하지요...differential신호간에 쉴딩만 잘해주면요..
|
|
|
|
|
|
|
|
nmk / 04-06-26 4:29/
자국/
신고/
|
|
새로운 방식 램 , 775 cpu ,vga , 시리얼 ata
180도로 규격이 교체가 되니 아예 새로운 시스템으로 한대 만들어야되겠군요.
2년 뒤에 새로운 방식들이 정착하면 교체나 해야것다.
일단은 업그레이드 필요없음.
|
|
|
|
|
|
|
|
이현석 / 04-06-26 10:50/
자국/
신고/
|
|
스카시에서도 디퍼런셜방식이 있죠... 속도증가와는 상관없는 방식이고.. 기존 전송방식에 안정성을 추가 시키는 기술입니다..
01 로 구성된 디지털 신호를 회로나 케이블을 통해 보낼때 - 방향으로 된 신호를 같이 보냄으로서 노이즈가 생겨도 쉽게 복구가 되게 하는거죠..
-_--_ (10110)
_-__-
이런식으로요 ㅠㅠ...
|
|
|
|
|
|
|
|
오기 / 04-06-26 23:30/
자국/
신고/
|
|
|
베타에서 전체멜로 보낸 "일본에서 전량회수" 모델이 이 칩을 사용한 모델인가요?
|
|
|
|
|
|
|
|
krhee / 04-06-27 7:36/
자국/
신고/
|
|
|
그럼 AMD의 하이퍼트랜스포트와 비교했을때 어떤 차이점의 장단점이 있나요?
|
|
|
|
|
|
|
|
라몽 / 04-06-27 9:14/
자국/
신고/
|
|
80-Pin IDE케이블...
이라는 표현은 오해의 소지가 있군요. 많이들 이렇게 쓰기는 하지만 Pin수는 40개로 같습니다. 정확하게는 80-컨덕터(도선) IDE 케이블이라고 쓰더군요.
80-C(컨덕터) IDE 케이블...
|
|
|
|
|
|
|
|
장영민 / 04-06-27 18:13/
자국/
신고/
|
|
|
보드나라의 기사는 전문적인 면이 있어서 너무 좋습니다. 새로운 지식을 습득하는 기쁨을 누릴 수 있죠.
|
|
|
|
|
|
|
|
이상환 (poilkjb) / 04-06-27 20:15/
자국/
신고/
|
|
새로운 규격인 PCI EXPRESS 대해서, 시리얼방식과 패러럴방식을 비교해가면서 이해하기 쉽도록 상세한 설명이 포함된 좋은 글이군요.
잘보았습니다.수고하셨고요.
|
|
|
|
|
|
|
|
김창환 / 04-06-28 11:27/
자국/
신고/
|
|
|
기사는 잘 보았습니다. 일반 사용자로서 도움이 많이 되는 내용입니다. 아쉬운 점이 있다면 외국어는 너무 많이 쓰고 있다는 것입니다. 여기에 나오는 여러 용어를 우리말로 번역해서 쓰면 더 좋을 듯 합니다. 고유 명사인 경우에는 어쩔 수 없지만, 'Pararell'은 병렬로 'Serial'은 직렬로 하면 될 것이고 'differential'같은 낱말도 충분히 번역할 수 있어 보입니다. 그 밖에도 외국어를 그냥 쓴 곳이 많은데(무분별할 정도로..) 우리말로 나타낼 수 있는 부분은 우리말 표현을 쓸 수 있도록 신경을 써주시면 좋겠네요.
|
|
|
|
|
|
|
|
송명규 / 04-07-06 2:04/
자국/
신고/
|
|
기사 잘 보았습니다만...
8b10b 인코딩에 대한 설명이 약간 아쉽네요.
단지 에러정정 기능만 언급되어 있다니...
데이터, 주소 신호를 구분해주는 훨씬 더 중요한 기능이 있는데...
|
|
|
|
|
|
|
|
서대호 / 04-10-01 16:28/
자국/
신고/
|
|
흠...
Parallel 방식과 Serial 방식에 대한 글 잘 봤습니다...
그런데 아직도 100% 이해가 되지 않는 부분은, PCI-E x16과 같이 Lane을 많이 사용하는 경우인데요...
그렇게 되면 실상 Parallel과 별반 다를 바가 없어지지 않습니까? 라인 길이 문제를 해결하기 위한 Buffering도 Parallel에서도 할 수 있는 거고...
물론, 결정적으로 다른 점이 무엇인가 싶네요...
x16 정도 되면, 회선수에 있어서도 Parallel과 별로 차이가 없을 거고... Differential 신호 역시 Parallel에도 적용할 수 있는 것이겠고 Buffering도 Parallel에 적용할 수 있고...
그렇다면, 다른 점은 다른 Device간에 공유 신호냐 아니냐... 그런 정도일까요?
뭐... 그것도 이미 AGP는 North Bridge 쪽이고 나머지 PCI는 South 쪽 아닌가요?
그리고 PCI-E에서 각 Device간에 공유 버스가 없어서 간섭이 없다고 그러셨는데, 그렇다면, 이제 공유버스가 문제가 아니고 South Bridge가 병목이 되겠군요... 모든 Device들이 집중될테니...그럼 South로 모이는 회선의 수는 얼마나 되나요? PCI-E 3개, USB, LAN, SOUND, RAID 등등 10여개는 쉽게 넘을 거 같은데... 흠... 그렇게 쳐도 20여 라인 밖에 되질 않는 군요... ㅎㅎㅎ
|
|
|
|
|
|
|
|
철자 / 04-10-04 9:15/
자국/
신고/
|
|
|
철자 틀린데가 너무 많아요. 워드칠 때 신경 좀 씁시다. 그래도 기사라고 쓴건데 철자가 이렇게 많이 틀려서 되겠나요? 신경 좀 쓰세요.
|
|
