CES를 앞두고 AMD가 예고했던 차세대 하이엔드 VGA 아키텍처 VEGA의 실체가 공개되었다.
아키텍처 공개에 앞서 유출된 슬라이드에는 VEGA 아키텍처에 대해 4배 개선된 전성비, 클럭당 최대 2배의 쓰루풋, 차세대 컴퓨트 엔진, 고대역 캐시 컨트롤러 등의 특징을 담겨 있었는데, 이번에 그와 관련된 세부 내용이 공개된 것.
이미 앞서 머신 러닝을 위한 라데온 인스팅트(Radeon Instinct)가 공개되면서 VEGA 아키텍처가 NCU(Next-Generation Compute Unit) 디자인이 적용되었다는 내용이 공개된 바 있는데, 이번에 밝혀진 내용에 따르면 연산 방식이 기존과 바뀌게 되었다.
이미 유출 슬라이드를 통해 확인된 내용이긴 하지만, 기존에는 1CU당 64개의 SIMD가 16개씩 4개로 구분되어 각 블록 단위로 작업을 처리하기 때문에 상황에 따라 자원 낭비가 발생하지만, NCU는 보다 작은 단위로 쪼개 작업할 수 있어 효율이 늘어난다.
즉, 기존 CU에서는 32bit/ 16bit/ 8bit 모두 클럭당 128 연산이 가능했다면, NCU에서는 32bit 연산에선 클럭당 128 작업 가능하지만 16bit 연산은 256 작업, 8bit 연산은 512 작업이 가능해진다.
또한 파이프라인 스테이지가 두 배로 되면서 클럭을 높였는데, 이는 기존 28nm에서 14nm FinFET 공정 전환에 따른 소비전력 절감 분을 성능 향상을 위해 끌어 쓴 경우로, 실제 제품이 나와봐야 알겠지만 소비전력 개선 효과는 크지 않을 가능성이 점쳐진다.
유출된 슬라이드의 4배 전력 효율 개선 기준이 확실하지 않은 만큼 섣불리 단정하기 어렵지만, RX 480의 CF 성능 발표처럼 매우 제한적인 상황에서만 달성할 수 있지 않을까 생각된다.
VEGA는 기존의 하드웨어 방식으로 처리되어오던 지오메트리(Geometry) 엔진에 새로운 원시 쉐이더(Primitive Shader)라는 파이프라인을 추가했다. 원시 쉐이더는 DirectX 지오메트리 패스(path) 보다 높은 처리능력을 제공하는 것으로 알려졌는데, AMD에 따르면 Fury X에 탑재된 4개의 지오메트리 엔진은 클럭당 4개의 폴리곤을 처리하는 반면 VEGA는 11개의 폴리곤을 처리해낸다.
또한 GPU 워크그룹(Workgroup)의 로드밸런싱(Load Balancing)을 담당하는 IWD(Intelligent Workgroup Distributor)를 써서 하드웨어 웨이브프론트 스케쥴러(HWS, Hardware Wavefront Scheduler)와 함께 지오메트리 엔진에 작업 분산 효율을 높여 파이프라인 효율성과 전력소모 최적화를 꾀했다.
한편, VEGA에는 1세대 HBM 대비 핀당 대역폭이 두 배로 개선된 2세대 HBM 메모리가 쓰였는데, VEGA는 단순히 대역폭이 강화된 메모리를 쓰는데 그치지 않고 이를 중심으로 고대역 캐시라는 새로운 기술 도입을 발표했다.
이는 그래픽 카드의 VRAM이 대폭 상승하기는 했지만 데이터 폭증에 대비하기에는 부족하다는 인식을 기반으로하며, VRAM은 고대역 캐시로 동작케 하고 HBCC를 통해 시스템 메모리나 비휘발성 메모리(NV RAM), 네트워크 스토리지등의 이기종 공간을 단일 주소 공간(Unified address space)로 활용해 부족한 메모리를 충당하며, 전체 데이터 중 실제 사용하는 데이터를 보다 효율적으로 배치할 수 있게 된다.
VEGA에 도입된 HBC가 앞서 발표된 라데온 인스팅트와 같은 전문 장비에만 쓰일지, 일반 소비자용 그래픽 카드에도 쓰일지는 아직 확실치 않지만, 4K 게임이 현실화되어가는 현 시점에 8GB VRAM도 서서히 부족해지는 감이 있어 차후 활용이 기대된다.
[영상] PC 게이밍의 미래는 더 빠른 GPU가 아니라 DLSS가 될 것, [엔비디아 젠슨 황 CES Q&A 분석] 
