인텔은 반도체 분야 글로벌 학회인 ‘핫 칩스(Hot Chips 2026)’에서 고성능 오케스트레이션을 위한 다이아몬드 래피즈(Diamond Rapids) 프로세서, 효율적인 추론을 위한 크레센트 아일랜드(Crescent Island) GPU, 지능형 클라이언트 및 엣지 컴퓨팅을 위한 와일드캣 레이크(Wildcat Lake) SoC 등 에이전틱 AI 및 엔터프라이즈 워크로드를 위한 아키텍처 3종을 선보였다.
AI 연산에 집중, HBM 대신 LPDDR5X 사용한 크레센트 아일랜드 GPU
크레센트 아일랜드는 Xe3P GPU 아키텍처와 이를 기반으로 한 AI 추론용 가속기로, 그래픽 처리보다는 대규모 AI 모델 추론과 에이전틱 AI 워크로드에 초점을 맞춘 데이터센터용 제품이다. AI 전용 제품인 만큼 3D 그래픽 및 레이 트레이싱 관련 하드웨어를 제거해 확보한 실리콘 면적을 Xe 코어와 AI 연산 기능에 집중했다.
총 32개의 Xe3P 코어와 32MB 통합 L2 캐시를 갖추고 PCIe 5.0 x16 인터페이스를 사용한다. 인텔 레퍼런스 제품은 160GB LPDDR5X 메모리를 탑재하지만, 파트너사 설계에서는 최대 480GB까지 확장할 수 있도록 지원한다. 소비전력은 PCIe 카드 기준 350W로 공랭 서버 환경을 고려한 설계다.
특히 Xe3P는 AI 연산 성능을 강화한 것이 특징이다. Xe2와 Xe3에서 4단 구조였던 XMX 연산 유닛을 16단 systolic 구조로 확장했으며, FP8과 FP4 데이터 형식을 새롭게 지원한다. Xe 코어당 General Register File도 1MB로 두 배 늘었고, L1/SLM 용량 역시 코어당 512KB로 확대됐다. 크래센트 아일랜드의 각 Xe 코어에는 8개의 벡터 엔진과 8개의 XMX 엔진이 포함돼 전체적으로 각각 256개가 구성된다.
메모리 구성에서도 HBM 대신 LPDDR5X를 선택했다. HBM 대비 메모리 대역폭은 낮지만 대용량 구성이 쉽고 전력 효율과 비용 측면에서 유리해, 긴 컨텍스트를 사용하는 AI 모델이나 KV 캐시 저장, 다수의 추론 세션을 동시에 처리하는 용도에 초점을 맞춘 선택으로 풀이된다. 기존에 공개된 정보에서는 LPDDR5X-9600 구성 시 약 1.5TB/s 수준의 메모리 대역폭이 예상된 바 있다.
또한 인텔은 크래센트 아일랜드에서 vLLM과 SGLang, NVIDIA Dynamo 등의 AI 소프트웨어 프레임워크를 지원한다고 밝혔다. Crescent Island는 2026년 하반기부터 고객사 샘플링이 진행될 예정이다.
최대 256 P-코어에 강화된 AI 처리 성능, 제온 7 다이아몬드 레피즈
인텔이 Hot Chips 2026에서 공개한 차세대 서버용 프로세서 제온 7 ‘다이아몬드 래피즈는 최대 256개의 P코어와 1.28GB에 달하는 LLC, 16채널 메모리 및 PCIe 6.0을 지원한다.
다이아몬드 래피즈는 Intel 18A-P 공정으로 제작되는 팬서 코브-X P코어를 사용한다. 최대 구성은 256코어 256스레드로, SMT는 지원하지 않는다. 현행 그래나이트 래피즈 제온 6의 최대 128 P코어와 비교하면 코어 수가 두 배로 늘어나, AMD의 EPYC 베니스와 동일한 최대 코어 구성이다.
패키지 구조도 크게 달라진다. 다이아몬드 래피즈에는 연산부와 메모리·I/O를 분리한 칩렛 구조인 Fan-out Fabric 아키텍처가 적용된다. 전체 패키지는 최대 16개의 Core Building Block(CBB) 칩렛과 4개의 Base Tile, 2개의 Fabric Hub로 구성된다. CBB 하나에는 16개의 P코어가 들어가며, Intel 18A-P 공정으로 제조된다. Base Tile과 Fabric Hub에는 Intel 3 계열 공정이 사용된다.
연결에는 Foveros Direct 3D 하이브리드 본딩과 UCIe-S가 사용된다. 기존 제온 6에서는 컴퓨트 타일에 포함됐던 메모리 컨트롤러를 다이아몬드 래피즈에서는 별도의 Fabric Hub로 분리, 컴퓨트 칩렛 수를 비교적 자유롭게 늘리면서 메모리와 I/O 구조를 별도로 확장할 수 있도록 했다.
캐시 용량도 크게 증가한다. 4개의 Base Tile 각각에 320MB의 LLC가 탑재돼 전체적으로 최대 1.28GB의 공유 LLC를 제공한다. 컴퓨트 칩렛의 코어는 3D Xbar를 통해 Base Tile의 LLC에 접근하는 구조다. 이는 메모리 접근이 많은 서버와 AI 워크로드에서 외부 메모리 접근을 줄이는 데 유리할 것으로 예상된다.
메모리는 최대 16채널 DDR5를 지원하며, 일반 DDR5는 최대 8,000MT/s, MRDIMM은 최대 12,800MT/s까지 지원한다. 인텔은 이를 통해 이전 세대 대비 시스템 메모리 대역폭을 두 배 수준으로 확대할 수 있다고 설명했다. Fabric Hub 내부 메모리 서브시스템 자체는 최대 약 1.6TB/s의 대역폭을 지원하도록 설계됐다.
I/O 역시 크게 강화된다. 최대 128개의 PCIe 6.0 레인과 CXL 3.0을 지원해 GPU와 AI 가속기, 고속 네트워크 및 스토리지 장치를 대규모로 연결하는 서버 환경을 겨냥한다. 플랫폼은 LGA 9324 기반으로 알려졌으며, 초기 정보에서는 최대 650W급 TDP 구성도 거론되고 있다.
AI 처리 기능도 강화된다. 다이아몬드 래피즈는 새 APX(Advanced Performance Extensions)와 향상된 AMX(Advanced Matrix Extensions)를 적용해 기업용 AI와 Agentic AI 워크로드를 주요 대상으로 삼는다. 인텔은 다이아몬드 래피즈를 단순히 코어 수를 늘린 서버 CPU가 아니라 컴퓨트, 메모리, I/O를 각각 확장할 수 있도록 재설계한 프로세서로 설명하고 있다.
출시는 현재 2027년으로 예정돼 있다.
비용 절감위해 포베로스 대신 UCIe 패키징 사용, 와일드캣 레이크
인텔은 보급형 모바일 프로세서 와일드캣 레이크(Wildcat Lake, Core Series 3)의 설계와 비용 절감 방식도 공개했다. 핵심은 팬서 레이크에 사용된 포베로스 3D 패키징 대신 UCIe 기반의 일반적인 MCP(Multi-Chip Package) 구조로 변경한 것이다.
와일드캣 레이크는 팬서 레이크와 기본 CPU 및 GPU 아키텍처를 공유하지만, 저가형 노트북과 엣지 시스템을 겨냥해 기능과 패키징을 대폭 단순화했다. 인텔은 설계 초기 모놀리식 방식도 검토했지만 비용과 확장성을 고려해 Intel 18A 컴퓨트 다이와 TSMC N6 I/O 다이를 UCIe로 연결하는 2다이 MCP 구조를 선택했다. 포베로스에서 필요했던 베이스 다이가 없어지면서 조립 비용과 수율 손실을 줄일 수 있다는 설명이다.
다만 UCIe MCP가 모든 면에서 Foveros보다 효율적인 것은 아니다. Foveros의 범프 피치가 36μm인 데 비해 와일드캣 레이크의 UCIe 연결은 110μm로 넓어졌고, 그만큼 높은 전송 속도와 더 큰 I/O 컨트롤러가 필요해졌다. 이에 따라 와일드캣 레이크의 UCIe 다이간 인터페이스 면적은 포베로스를 사용할 때보다 약 70% 커졌다. 인텔은 이 단점에도 불구하고 베이스 다이 제거와 패키지 단순화에서 얻는 비용 절감 효과가 더 크다고 판단했다.
칩 자체도 팬서 레이크 대비 상당 부분 축소됐다. CPU는 최대 P코어가 4개에서 2개로 줄었으며 LLC 역시 12MB에서 6MB로 절반으로 감소했다. GPU는 최대 4 Xe 코어에서 2 Xe 코어로 축소되고 레이 트레이싱 기능을 제거했지만, AI 처리를 위한 XMX는 유지했다. NPU 역시 3개 엔진에서 1개로 줄어 NPU 성능은 17 TOPS, 전체 플랫폼 AI 성능은 최대 40 TOPS 수준이다. 이 같은 변경으로 CPU와 GPU가 포함된 컴퓨트 타일 면적은 Panther Lake 대비 38% 감소했다.
I/O 타일도 약 15% 작아졌다. Thunderbolt/USB4 포트와 PCIe 레인, 카메라 인터페이스, 오디오 DSP 등의 구성을 줄이는 대신 일반 사용자가 주로 사용하는 기능은 유지했다. 와일드캣 레이크 MCP 패키지 크기는 35×25×1.23mm로, 팬서 레이크 4Xe 구성의 50×25×1.5mm보다 작다.
플랫폼 전체 비용도 함께 낮췄다. 메모리 인터페이스를 Panther Lake의 128bit LPDDR5 계열에서 64bit로 줄이면서 메인보드도 8레이어 대신 6레이어 PCB를 사용할 수 있게 됐다. Wi-Fi 7과 USB 전력공급(PD) 컨트롤러를 통합해 별도 부품 수도 줄였다. 이러한 플랫폼 비용 최적화는 인텔의 저가 PC 프로젝트인 Project Firefly 전략의 일부다.
또 하나 중요한 부분은 수율이다. 와일드캣 레이크는 CPU P코어와 Xe GPU 코어, NPU 일부에 결함이 있는 다이도 낮은 사양의 SKU로 활용할 수 있도록 설계했다. 인텔에 따르면 이를 통해 18A 컴퓨트 다이에서 약 29%의 추가 다이 회수(recovery) 효과를 얻을 수 있다. 신공정 초기 단계에서 제조 비용을 낮추는 데 특히 유리한 부분이다.
[영상] 서버용 제온과 데스크탑 CPU의 혼용시대, LGA771/775 은박신공 [PC흥망사 18-5] 
