수 년간 CPU 분야에서 특별한 개선없이 제자리 걸음을 반복해오던 와중에 경쟁사인
AMD의 라이젠의 등장, 올 초 공개된 초대형 CPU 보안 이슈까지 겹치면서 수렁에 빠진듯하던 인텔의 구원투수가 되어줄 수
있을까?
인텔이 '아키텍처 데이(Architecture Day)'에서 공개한 차세대 기술 관련
내용을 정리했다.
호수에서 탈출 큰 물에서 놀자, 서니코브(Sunny cove)
인텔은 차세대 CPU 마이크로아키텍처인 서니 코브(Sunny Cove)를 발표했다.
Cove는 작은 만, 혹은 만 안의 후미를 뜻하는 단어로, 인텔 6세대 스카이 레이크부터
9세대 코어 프로세서까지 계속된 '호수(Lake)'를 벗어나 더욱 개선된 제품임을 상징적으로 나타내기 위해 명명한 것으로
받아들여진다.
10nm 공정 기반으로 등장할 서니 코브는 2019년 말 인텔의 차세대 서버(Intel
Xeon) 및 클라이언트(Intel Core) 프로세서의 기반이 될 제품으로 성능 개선과 신규 명령어, 확장성 개선에
중점을 두었다.
이후 윌로우 코브(Willow Cove)는 캐시 재디자인 및 트랜지스터 최적화, 보안 강화, 그 다음
버전인 골든 코브(Golden Cove)에서는 AI 성능 및 네트워크/ 5G 성능, 보안 개선을 계획하고 있다.
인텔은 성능이 정체되어온 '레이크' 시리즈보다 향상된 성능을 제공하기 위해 병렬화,
레이턴세 감소를 위한 새롭고 더 나은 알고리즘 도입을 표방하고 있는데, 이를 위해 신규 명령어 도입 및 컴파일러와
라이브러리를 통한 지원을 약속했다.
한편, 저전력 아톰 계열에서는 트리몬트(Tremont) 및
그레이스몬트(Gracemont)가 예견되어 있으며, 2023년 경에는 '차세대' 몬트가 준비 중이다.
서니코브는 범용 연산 작업에서 IPC 및 전력 효율성의 향상을 위해 설계되었고,
또한 AI/ 머신 러닝과 암호화, 압축과 해제, 통신 및 네트워킹, SIMD 및 벡터 프로세싱, 멀티스레드 및 멀테
에이전트 프로세싱등에 중점을 두어 설계되었다.
지난 '레이크' 시리즈와 비교해 구체적인 내용은 아직 공개되지 않았지만, 프론트
엔드단에서는 기존에 두 개였던 RS(Reservation Station)을 네 개로 늘리고, 각 용도별로 역할을 명확히해
병렬화 효율 향상을 꾀했다.
이를 위해 L1 데이터 캐시를 32KB에서 48KB로 50% 늘렸으며, L2
캐시도 제품군에 따라 확대하는 동시에 마이크로op 캐시 및 세컨드 레벨 TLB 또한 확대하였지만, L1 데이터 캐시외에 추가 캐시 개선 정보는 아직 공개되지 않았다.
인텔은 서니 코브의 캐시 크기 확대 및 프론트 엔드 구조 개선을 뒷받침 하기 위해 분기
예측 정확성 개선과 레이턴시 개선이 기대되며, L1 데이터 캐시 확대에 따라 L1 캐시 실패율이 약 20% 개선될 것으로
예상된다.
또한, 메모리와 관련해서도 기존의 4단계 구조에서 5단계 페이징 구조를 도입함에 따라
가상 메모리 주소 공간은 최대 57bit, 물리 주소 공간을 최대 52bit로 늘려 최대 4PB(페타바이트)에 달하는
메모리 확장이 가능하다. 이는 스카이레이크에서 최대 64TB 구성이 가능했던 것과 비교하면 64배나 더 많은 메모리를
지원하는 것이다.
두 배 이상 늘어난 실행 유닛, 인텔 11세대 그래픽
서니코브와 함께, 인텔은 Gen9 그래픽(24개 EU)보다 실행 유닛이 두 배 이상 늘어난
64개를 갖춘 새로운 Gen11 내장 그래픽도 함께 발표했다.
새로운 내장 그래픽은 2019년부터 10나노미터 기반 프로세서에 탑재될 예정으로, 새로운 내장 그래픽 아키텍처는 인텔 Gen9 그래픽과 비교해 클럭 당 연산 성능을 2배
향상시켜, 1 TFLOPS 이상의 성능을 제공하는 인텔 최초의 GT2 그래픽 코어가 될 예정이다.
인텔 11세대 내장 그래픽은 진 인식처럼 일부 가장 대중적인 추론 애플리케이션에서 두 배의 AI 성능을 제공하고,
4K 동영상 스트림과 8K 콘텐츠 제작을 지원을 위해 향상된 미디어 인코더 및 디코더 기능을 통합한다.
인텔 어댑티브 싱크(Intel Adaptive Sync) 기술을 지원해 게이밍을 위한
매끄러운 프레임 레이트를 제공하며, 픽셀 셰이딩과 VR 대응을 위한 포비에이티드 렌더링을 지원해, 게임 성능을 최대 30%
끌어올릴 것으로 예상했다.
참고로, 인텔은 또한 2020년까지 외장 그래픽 프로세서를 도입할 계획임을 재확인했다.
업계 최초의 로직 칩 3D 스택킹, 포베로스(Foveros)
인텔은 로직-온-로직(logic-on-logic) 통합이 가능하도록 3D 스태킹의 이점을
적용한 새로운 3D 패키징 기술인 '포베로스(Foveros)'를 선보였다.
2018년 도입된 인텔의 EMIB(Embedded Multi-die
Interconnect Bridge) 2D 패키징 기술의 뒤를 잇는 포베로스는 고성능, 고밀도 및 저전력 실리콘 프로세스
기술을 결합할 디바이스 및 시스템을 준비한다.
인텔은 포베로스를 통해 다이 스태킹(die stacking)을 기존의 수동 인터포저 및
스택 메모리를 넘어, CPU, 그래픽 및 AI 프로세서 등 고성능 로직으로까지 확대시킨다는 계획이다.
포베로스는 설계자들이 새로운 디바이스 폼팩터에서 다양한 메모리 및 I/O 요소에
IP블록을 '믹스 앤 매치'할 수 있는 기술로, I/O, SRAM 및 전원 공급 회로 등으로 소형화/ 세분화된
'칩렛(chiplet)'이 베이스 다이(base die)에 기본 장착되고, 그 위에 고성능 로직 칩렛이 올라간다.
인텔은 2019년 하반기부터 포베로스를 활용한 다양한 제품을 출시할 예정이다. 첫
포베로스 제품은 저전력 22FFL 베이스 다이가 적용된 고성능 10 나노미터 연산 스택 칩렛이다. 이를 통해 소형 폼
팩터에서도 최고의 성능과 전력 효율성의 결합이 가능해질 것으로 기대를 나타냈다.
새로운 세대를 위한 인텔의 전략
인텔은 기술과 사용자 경험에서의 약진을 이루기 위해 상당한 투자 및 혁신이 추진되고 있는
6개의 엔지니어링 분야에 초점을 맞춘 기술 전략을 공유했다.
6개의 분야는 첨단 제조 프로세스 및 패키징, AI와 그래픽 등 전문화된 작업의 속도
향상을 위한 새로운 아키텍처, 초고속 메모리 기술, 인터커넥트, 임베디드 보안 기능, 인텔의 컴퓨트 로드맵간 개발자용
프로그래밍을 통합하고 단순화하는 공통 소프트웨어이다.
이를 위해 CPU, GPU, FPGA, AI 및 기타
가속기(accelerator) 등 다양한 컴퓨팅 엔진에서의 프로그래밍을 단순화하기 위한 'One API' 프로젝트, 인텔
옵테인 DC 퍼시스턴트 메모리(Intel Optane DC persistent memory), 인텔 제온 스케일러블
플랫폼에 최적화된 통합, 고성능 오픈 소스 스택인 딥 러닝 레퍼런스 스택(Deep Learning Reference
Stack)도 발표하였다.
이러한 기술들은 2022년까지 3000억 달러 규모를 넘어설 것으로 예상되는 시장에서
한층 다양해질 컴퓨팅 시대를 위한 토대를 마련할 것이라고 포부를 밝혔다.
[영상] RTX50 4분기출시/SSD 추가 인상설/인텔 아크 무관심/PCIe 7.0 발표,그리고 스냅드래곤X엘리트 
