2월 4일에 있을 인텔의 프리젠테이션에 대한 자세한 사항이 발표때 까지 누설하지 말라는 권고에도 불구하고 벌써 웹올라왔다.
이 프리젠테이션에서 인텔은 낮은 레이턴시의 L3 캐쉬 디자인을 채용할 차세대 McKinley 64-bit processor의 세부사항을 공개할 예정이다. 이 프로세서는 차세대 비 휘발성 메모리역시 사용한다.
또한 인텔은 McKinleys가 저 전압 회로를 사용하기 때문에 차후 0.13 micron에서는 상온에서 5GHz로 작동할 것이라고 한다.
이 문서에서는 차세대 64-bit 칩에서 큰 캐쉬를 장착할 수 있는 Ovonics에 기반한 메모리 에레이 아키텍쳐 또한 찾아볼 수 있다.
2002년 중반에 출시될 McKinley의 사진또한 있는데, 이는 이번달 안으로 샘플제작에 들어간다고 한다. 인텔은 McKinley가 현재 Itanic의 1.5~2배의 성능을 낼 것이라고 한다.
Sandpile에 링크된 인텔의 PDF문서를 보려면 여기를 방문하면 된다.
출처 : http://www.theinquirer.net
|
