샌프란시스코 Moscone Center West에서 개최되고 있는 인텔 개발자
포럼 (IDF)에서 패트릭 겔싱어(Patrick Gelsinger)씨는 'Tick Tock: Powerful, Efficient and Predictable'라는
제목으로 기조 강연을 했는데, 그 자리에서 2008년 하반기에 출시 예정인 코드명
네할렘(Nehalem) 차세대 칩 아키텍처의 데모 시연과 더불어 주요 사양을 공개하였다.
이번에 공개된 Nehalem 웨이퍼를 보면 가로 22개, 세로로 15개로
나눠져 있으며 계산 상으로는 약 270㎟이 된다. 45nm 공정의 Penryn 프로세서의 다이
크기는 Penryn 6M이 107㎟이며 2개의 Penryn 6M을 사용한 Yorkfiled는 214㎟로 코어마이크로
아키텍처와 비교해 다이 크기는 약 20% 증가하였다. 다만 Nehalem의 경우 노스브릿지에서
제공되었던 메모리 컨트롤러가 CPU에 내장되고 SerDes이 포함되었다는 것을 생각한다면
납득할 만하다.
|
|
▲
인텔 CPU의 다이 크기 & 마이크로아키텍쳐 (클릭하면 확대)
|
4개 코어를 갖춘 Nehalem의 트랜지스터 수는 Penryn의 2배 가량인
7억3천1백만개로 Yorkfiled의 8억 2천만개보다는 작은 개수이다. 이는 트랜지스터
밀도가 높은 SRAM을 사용하기 때문이며 L2 캐쉬의 경우에도 Nehalem의 8MB로 Yorkfiled의
12MB와도 차이를 보이게 된다.
지금까지 알려진대로 Nehalem은 현재 코어 마이크로 아키텍쳐에서
새로운 세대의 확장 기능 프로세서 및 동적 시스템 디자인으로 인텔의 45나노 하이케이
공정 기술을 기반으로 한다. 인텔의 플랫폼 라인업을 살펴보면 데스크탑 및 서버
및 워크스테이션 싱글 프로세서는 BloomField, 듀얼 프로세서는 Gainestown으로 불리워지며,
이외 멀티 프로세서를 갖춘 Beckton과 보급형인 Haveendale , Lynfield 등도 준비중에
있다고 알려져 있다.
Nehalem은 코어 마이크로 아키텍쳐의 최대 단점이라고 할 수 있는
명령 페치와 명령 프리디코드, 명령 디코딩 부분의 새로운 설계를 통해 개선이 이뤄져
64비트에 최적화된 마이크로 아키텍쳐를 제공하고 있다. 아키텍쳐의 경우 Penryn이 SSE4를 지원하는 것에 비해 Nehalem은
여기에 7개의 명령어가 추가된 SSE 4.2를 제공하며 Application Targeted Accelerator(ATA)
명령을 제공한다. 추가되는 7개의 명령어는 Cyclic Redundancy Check의 값을 확인하는
명령어인 CRC32, 대규모 데이터 세트의 서치를 위한 명령어인 POPCNT, XML등의 가속화
기능을 위한 스트리밍 명령어등이다.
또한 각 프로세서 코어의 경우 하이퍼 쓰레딩과 동일한 멀티 쓰레드
기술인 SMT(Simultaneous Multithreading)을 갖추고 있다. Nehalem의 경우
2way SMT에 의해 1개의 코어에서 2개의 쓰레드를 실행할 수 있으며 쿼드 코어의 경우에는
8개의 쓰레드를 병렬로 처리할 수 있게 된다. 물론 SMT는 이전의 넷버스트 아키텍쳐에서도
적용되었지만 코어마이크로아키텍쳐에서는 제외되었다. 발표에 의하면 2way SMT을
적용할 경우 CPU 코어의 크기는 4~5% 증가하지만 최대 40%까지의 성능 향상을 이끌어
낼 수 있기 때문에 매우 유효한 기술이라고 밝혔다.
Nehalem의 또다른 특징은 바로 퀵패스(QuickPath) 인터커넥트
시스템 아키텍처를 사용하는 최초의 인텔 프로세서라는 점이다. 퀵패스 인터커넥트는 네할렘의 프로세서 코어에 6.4Gbps에
이르는 고속의 시스템 데이터 전송
경로를 제공하며 3채널 DDR3 메모리 컨트롤러가 내장될 전망이다.
이번에 공개된 정보에 의하면 멀티 프로세서용 Nehalem의 경우
4링크의 퀵패스 인터커넥터가 제공되며 듀얼 프로세서용 Nehalem의 경우에는 2링크로
구성이 되는등 링크수의 차이를 보이며 이는 멀티코어의 경우 새로운 다이로 제작이
될 것임을 예상할 수 있다.
퀵패치 인터커넉테의 전송 대역폭은 핀당 6.4Gbps로 인터페이스
폭은 1링크로 32bit, 대역폭은 25.6GB/sec를 제공한다. FSB 1333MHz일 경우 전송
속도는 5배로 증가하지만 인터페이스 폭이 줄어들었기 때문에 대역폭의 경우에는
약 2.5배의 증가에 머무르게 된다. 퀵패치 인터커넥터의 경우 CPU와 칩셋과의 접속시에
사용되는 것 이외에 CPU간에 직접 연결시에도 사용되며 이는 K8코어 이후의 AMD 아키텍쳐에서는
이미 적용되고 있는 기술이다. 듀얼 프로세서용인 Gainestown은 2개의 CPU끼리 1링크의
퀵패치 인터커넥터로 연결되어 있으며 또한 각각 Nehalem이 1링크의 퀵패치 인터커넉터에서
칩셋과 연결되어 있는 구조로 되어 있다.
이외 Nehalem의 주요 특징으로는 위에서 언급한 메모리 컨트롤러의
내장을 들 수 있다. 이번 IDF 발표에서는 Nehalem 지원 메모리는 DDR3로 한정되며
내장되는 메모리 컨트롤러는 3채널로 구성되고 Unbuffered DIMM 및 Registered DIMM을
모두 지원한다.
메모리 지원의 경우 DDR3-800/1066/1333을 지원하며 듀얼채널
DDR2 메모리에 비해 3배 이상의 메모리 대역폭을 제공하며, 현재 DDR3의 전송 속도는
1,333Mbps까지를 지원하고 있지만 차후에는 DDR3-1600도 추가로 지원될 가능성이
높다. 참고로 인텔은 Nehalem의 통합 메모리 컨트롤러를 'Intel QuickPath memory controller'라는
명칭을 부여하고 있다.
발표에 의하면 멀티 프로세서용 Nehalem 플팻폼은 차기 IA-64
플랫폼과 소켓 호환은 되지 않지만 시스템 호환은 된다고 언급하고 있기 때문에 이를
통해 지원 메모리도 싱글/듀얼 프로세서용과는 차이를 보이며 현재까지는 FB-DIMM이
될 가능성이 높다.
서버&워크스테이션 및 고성능
PC를 위한 칩셋으로는 Tylersburg이 사용되며, CPU내에 메모리 컨트롤러가 내장되었기
때문에 Tylersburg의 노스브릿지는 MCH가 아닌 IOH(I/O Hub)로 불리우게 된다. 실제
IDF에서 Tylersburg와 조합으로 Nehalem 데모 시연이 이뤄지기도 했다.
▲
IDF에서 공개된 Tyersburg의 웨이퍼
Tylersburg의 경우 퀵패치 인터커넥터가 2링크 버전과 1링크 버전으로
나뉘며 PCI Express Lane수도 36개 및 24개의 버전으로 각각 제공된다.
|
종류
|
퀵패치
인터커넥터
|
PCI
Express Lane 수
|
|
Tylersburg-36D
|
2
|
36
|
|
Tylersburg-24D
|
2
|
24
|
|
Tylersburg-36S
|
1
|
36
|
|
Tylersburg-24S
|
1
|
24
|
IOH에
2링크 퀵패치 인터커넥터가 구현되는 것은 2개의 CPU와 연결을 위해서이며 싱글 프로세서의
경우에는 퀵패치 인터커넥터가 1개의 링크로 제공되고 CPU와 IOH가 1:1로 연결되게
된다. 멀티 프로세서용 Nehalem의 경우 각 프로세서가 4링크 퀙패치 인터커넥터가
제공되며 각 CPU가 IOH와 연결되는 구성을 하게 된다.
이번 발표에서 Nehalem의 TDP에 대해서는 아무런 언급이 없었는데,
현재 공개된 일부 정보에 의하면 Gainestown이 60/80/130W의 3단계로 제공될 예정이며
Bloomfiled는 130W를 목표로 80W용도 계획중에 있으며 참고로 Bloomfiled의 FMB(Flexible
Motherboard) 스펙은 130W로 명시되어 있다.
※ 참고 : http://pc.watch.impress.co.jp,
http://www.anandtech.com,
http://www.pcper.com,
http://www.fudzilla.com
