하이닉스반도체(이하 하이닉스)에서 TSV 기술을 활용한 세계 최대 용량 D램을 개발했다고 발표했다.
하이닉스는 9일 보도자료를 통해 TSV(Through Silicon Via, 관통 전극) 기술을 활용해 40나노급 2Gb(기가비트) DDR3 D램을 8단 적층하는데 성공했다고 밝혔다. 단일 패키지에서 고용량 16Gb를 구현한 것은 이번이 처음이다.
하이닉스에 따르면 16Gb D램은 현재의 와이어 본딩(Wire bonding) 기술로는 패키지 크기 증가와 전기적 특성 저하로 인해 단일 패키지로 제작이 불가능하고, 20나노 초반급 공정 기술을 적용한 4Gb D램이 개발되어야 구현이 가능했다.
하지만 이번에 개발된 제품은 TSV 기술을 활용해 40나노급 공정에서도 2Gb D램을 8단으로 수직 적층해 하나의 패키지에서 고용량을 구현하게 됐으며, 이를 메모리 모듈로 만들 경우 최대 64GB(기가바이트) 고용량 제품 제작이 가능해져 서버 및 워크스테이션 등 대용량 메모리 수요에 적합하다.
기존의 MCP(Multi Chip Package)나 PoP(Package On Package) 등의 방식에서는 고용량화를 위해 칩을 적층할수록 신호전달을 위한 와이어가 복잡해지고 패키지의 크기가 커지는 단점이 있었다. 이러한 한계를 극복하기 위해 칩을 수직으로 적층해 관통전극을 형성하는 TSV 기술이 주목받고 있으며, 기존의 와이어 본딩 방식에 비해 2배 이상 적층이 가능하면서 동작속도는 50%가량 향상되고 소비전력도 40% 줄어드는 특징이 있다.
이 때문에 TSV 기술은 향후 메모리반도체, 시스템반도체, 이미지 센서(Image Sensor) 등을 하나의 패키지에 통합하는데 핵심기술이 될 전망이다.
하이닉스반도체 연구소장 홍성주 전무는 "TSV 기술을 이용한 고용량 메모리 제조 기술은 향후 2~3년 내에 메모리 산업의 핵심기술이 될 것"이라며, "이번 제품 개발은 고용량과 융복합화로 변화하는 메모리 솔루션의 기반을 구축했다는 점에 그 의의가 있다"고 밝혔다.
하이닉스는 이번에 개발된 제품을 통해 2013년 이후 본격 상용화 될 것으로 예상되는 64GB 모듈의 양산을 준비하는 한편, 기존 모바일 D램 대비 8배 빠른 WIDE I/O TSV 개발도 추진해 향후 융복합 반도체 제작의 필수적인 기술을 선제적으로 확보한다는 방침이다
|
[테크닉] 메인스트림 라이젠 9000 시리즈 성능 최적화, OPP와 TDP 105W 설정으로 손쉽게 
