웨스턴디지털(Western Digital, 이하 WD)에서 96단 QLC 3D 낸드 칩 샘플링에 들어갔다.
WD는 19일(현지시간) 보도자료를 통해 셀당 4bit 아키텍처를 가진 2세대 3D 낸드를 성공적으로 개발했다고 밝혔다.
이번에 양산되는 96단(96-layer) BiCS4는 WD의 자회사 샌디스크(SanDisk)와 일본 도시바(Toshiba)의 합작 개발로 요카이치 공장에서 생산되는 2세대 3D 낸드 플래시 메모리 칩이다.
기존 1세대 BiCS 3D 낸드(BiCS3)가 셀당 3-bit 저장이 가능한 TLC 방식 64단 적층 구조를 사용했는데, 이번에 만든 2세대 3D 낸드(BiCS4)는 셀당 4-bit 저장을 지원하는 QLC (Quad-Level Cell) 96단 적층 설계로 단일 칩에서 최대 1.33Tb(테라비트) 저장 용량을 제공할 수 있다.
WD는 BiCS4가 현재 대량 생산 및 주요 업체들에게 샘플링 중이며 올해 안에 샌디스크 브랜드로 판매되는 소비자 제품으로 시작해 다양한 종류의 제품으로 시장에 선보일 거라고 밝혔다.
한편, 삼성전자도 이달 10일 5세대 V낸드 양산을 발표했는데, WD(샌디스크)-도시바 연합의 BiCS4가 더블 스택 방식으로 96단 적층을 구현한 것과 달리 적층 숫자를 92단으로 낮춘 대신 중간 지지층 없는 싱글 스택 방식으로 셀 영역 높이를 20% 낮추고 차세대 Toggle DDR 4.0 인터페이스를 적용해 속도와 전력 효율을 높였다.
또한 BiCS4는 단일 칩에서 512Gb를 구현했던 BiCS3에 이어 QLC로 단일 칩 저장 용량을 1.33Tb까지 올렸지만, 삼성 5세대 V낸드는 4세대와 같은 TLC 256Gb 용량을 유지하면서 칩 크기를 줄여 생산성을 30% 높인 것으로 알려졌다.
|
[뉴스] SK하이닉스, 321단 낸드 기반 UFS 4.1 설루션 제품 개발 
