인텔이 그동안 반도체 생산을 위해 도입해온 핀펫 대신 나노와이어/리본 방식 도입을 계획 중이라는 내용이 알려졌다.
인텔 CTO Mike Mayberry는 VLSI 컨퍼런스에서 'The Future of Compute'라는 주제로 진행된 프리젠테이션에서 지금까지의 핀펫을 대신한 GAA(Gate-All-Around structures) 기반의 나노와이어 트랜지스터 양산까지 약 5년을 내다보고 있다는 전환 계획을 밝혔다.
일반적인 핀펫 트랜지스터는 셀 높이의 핀이 약 6~7개로 제한되지만, GAA 형식 디자인은 핀 혹은 시트를 쌓아 올리는 방식으로 상황과 제품에 맞게 설계 유연성을 제공하며, 구동 전류가 연속 스펙트럼이 되어 실리콜 레벨에서 공간 및 전력 절약이 가능하다.
또한 핀펫은 주어진 핀 수에 대해 프로세스 노드 설계 내에서 하나의 전력/ 주파수 설계 포인트를 갖지만, GAA는 트랜지스터 설계에서 지속인 확장이 가능하다.
인텔보다 앞서 GAA 방식 도입 계획을 밝힌 삼성전자의 발표에 따르면, GAA 방식 중 나노 시트 기반의 MBCFET 공정은 7nm 대비 공간을 45% 줄이고, 약 50%의 소비전력 절감, 35%의 성능 개선 효과가 기대된다는 내용을 발표한 바 있다.
앞서 유출된 인텔의 공정 로드맵에 따르면, 나노와이어/리본 방식의 GAA 구조는 3nm 전환이 예상되는 2025년 경 공정에 도입될 것으로 전망되며, 아직 GAA 방식을 통한 개선 효과는 언급하지 않았다.
|
[영상] 엔비디아에 대응하는 인텔 가우디3/AMD MI300/범클라우드 진영의 NPU/,그리고 AI 하드웨어 개발 흐름과 추세는? 
