Toshiba는 새로운 3차원 (3D) 메모리 셀 배열 구조를 통해 셀의 밀도와 데이터 용량을 향상할 수 있는 기술을 발표했다는 소식이 digitimes에 올라왔다.
Toshiba의 새로운 3차원 (3D) 기술은 향상된 제조 공정에 의존하지 않으면서 칩 다이 사이즈를 최소로 증가시키기 때문에 미래의 고밀도 NAND Flash 메모리 요구를 충족시킬 수 있는 잠재력이 큰 기술이라고 소개했다.
Toshiba에 따르면, 메모리 밀도를 증가 시키기 위해 겹쳐 쌓인 기억 성분의 기둥은 전극 물질의 다층 레이어를 수직으로 통과하고 나머지는 주변 회로를 이용하는 방법이며, 이는 과거 제품들이 향상된 공정이 수반되어야 하는 것과는 대비된다고 밝혔다.
현재의 2차원 (2D) 메모리 배열은 같은 공정을 통해 반복 작업을 통해 메모리 셀의 밀도를 증가시키며, 이는 제조 공정을 더 복잡하게 만들지만, Toshiba의 3차원 기술은 칩 면적의 최소 증가와 주변 순환 및 실리콘 기둥들의 공유를 통해 가능하여 보다 쉽게 메모리 셀의 밀도를 증가시킬 수 있게 된다.
|
