싸이프레스코리아는 업계 최초로 65nm 공정의 QDR(Quad Data Rate) 및 DDR (Double Data Rate) SRAM 디바이스 제품을 샘플링하고 있다고 발표했다.
새로운 72Mbit QDRII, QDRII+, DDRII & DDRII+ 메모리는 파운드리 파트너 업체인 UMC와 함께 개발한 공정 기술을 잇는 제품들이다. 새로운 SRAM은 90nm SRAM 전력의 절반만 이용하면서 36-bit I/O width QDRII+ 디바이스에서 업계에서 가장 빠른 550 MHz의 클록 스피드와 80 Gbps의 total data rate가 특징인 제품이라고 업체측은 밝혔다.
이 SRAM은 인터넷 코어 및 에지 라우터, 고정 및 모듈러 이더넷 스위치, 3G 기지국 및 시큐어 라우터 등을 포함한 네트워킹 애플리케이션용으로 적합하며, 의학 화상(medical imaging)및 군대의 시그널 프로세싱 시스템 성능 또한 높여준다. 아울러, 이 SRAM은 90nm SRAM과 핀 호환이 가능함에 따라 네트워킹 고객들이 동일한 보드 레이아웃을 유지하는 반면 성능과 포트 집적도는 향상 시킬 수 있도록 해 준다고 한다.
또한 90nm과 비교하여, 65nm QDR 및 DDR SRAM은 60%까지 인풋 및 아웃풋 전기 용량을 더 낮춰준다. QDRII+ 와 DDRII+ 디바이스는 외부 터미네이션 저항기를 없앰으로써 신호 안정성을 향상시키고 시스템 비용은 줄여주며 보드 면적을 절감시켜 주는 ODT(On-Die Termination)을 가지고 있다. 65nm 디바이스는 Delay Locked Loop(DLL) 대신 Phase Locked Loop(PLL)을 이용하며, 그로 인해 35% 더 폭넓은 data valid window로 고객의 개발 시간과 비용을 줄여준다고 설명했다.
싸이프레스코리아는 "타겟 시장을 확대하고 시장 점유율을 높이기 위해 싸이프레스는 동기식 SRAM 포트폴리오를 지속적으로 확대해 나가고 있습니다. 싸이프레스는 SRAM 시장을 장기적으로 지원하면서 주도적 위치를 구축하고자 노력하고 있습니다.”라고 말했다.
65nm QDRII, QDRII+, DDRII 및 DDRII+ SRAM은 현재 모두 샘플링 중이며, 대량 생산은 2009년 3분기로 예정되어있다. 각 디바이스는 I/O width (x18 또는 x36), burst length (B4 도는 B2) 그리고 latency (1.5, 2.0 또는 2.5)를 기반으로 한 멀티플 구성에서 활용할 수 있다. 65nm 72Mbit SRAM은 표준 165pin FBGA (Fine-pitch Ball Grid Array) 패키지에서 사용할 수 있으며, 편리한 이동을 위해 기존 90nm QDR 및 DDR 디바이스와 핀호환이 가능하다.
QDRII+ SRAM 사진은 다음 웹사이트에서 다운로드 받을 수 있다.
(www.cypress.com/go/pr/65nmQDRSRAMphoto)
|
