하이닉스반도체(이하 하이닉스)에서 세계 최초로 웨이퍼 레벨 패키지 2단 적층 기술을 개발했다고 밝혔다.
웨이퍼 레벨 패키지(Wafer Level Package, 이하 WLP) 기술은 웨이퍼 가공 후 하나씩 칩을 잘라내 패키징하는 기존 방식과 달리 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행한 후 칩을 절단해 완제품을 만들어내는 기술이다.
그러나 WLP 기술을 사용할 경우 패키지 비용이 절감되는 장점이 있지만 회로가 있는 칩의 윗부분이 뒤집혀 모듈 기판과 맞닿게 되면서 칩을 적층하지 못한다는 구조적인 단점이 있었다.
하이닉스는 웨이퍼에 직접 구멍을 뚫어 전극을 형성하는 관통전극(Through Silicon Via, TSV) 기술을 활용해 세계 최초로 WLP에 칩을 2단으로 적층시켜 데이터 전송 경로가 짧아지고 더 많은 정보입출구(I/O)를 만들어 고성능 패키지 구현이 가능하게 되었다고 설명했다. 또한 패키지의 크기와 두께를 줄였으며 비용이 낮아져 제조원가도 절감될 전망이라고 언급했다.
하이닉스의 패키지 개발 그룹장 변광유 상무는 "이번 개발은 웨이퍼 레벨 패키지와 관통전극 기술의 장점만을 취한 패키지 형태"라면서, "향후 4단, 8단 이상의 적층까지 개발할 것"이라고 밝혔다.
하이닉스는 2008년 세계 최초로 '웨이퍼 레벨 패키지'를 적용한 초소형 서버용 모듈 개발에 이어 이번 적층 기술 개발로 웨이퍼 레벨 패키지 및 TSV 등 차세대 고성능 패키지 시장을 선도한다는 계획이다.
|
[뉴스] 일부 SK하이닉스 DDR5 메모리에 신규 로우해머 취약점 '피닉스' 공개 
