삼성전자는 오늘 자사의 파운드리사업이 High-k Metal Gate 공법을 이용한 20nm 공정의 칩셋 생산을 성공적으로 개시했다 (Tape-Out에 성공했다)고 밝혔다.
'삼성의 첨단 파운드리서비스는 삼성전자의 검증된 제조기술과 함께 종합 디자인 포트폴리오를 제공 가능하며, 이에따라 단일 반도체로 SoC와 같이 다기능 칩셋을 원칩화 하여 구동할 수 있는 길이 열리게 되었다' 고 삼성전자 최규명 부사장은 언급했다.
또한 '이것은 제조 공정과 병행하여 개발되어야하는 디자인 생태계에 관해 중요한 이정표이다. 디자인방법이나 제조기술, 물리IP와 같은 20나노 공정의 테스트에 사용된 최신기술은 가장 향상된 기술로 삼성의 파트너사에 더 많은 크리티컽 디자인 이슈를 해결할 수 있는 솔루션이자 최신 칩셋을 시장에 더욱 빠르게 출시할 수 있는 방법' 이라고 밝혔다.
삼성전자는 20나노 공정이 새로운 저항 장애를 극복하기 위해 완전히 새로운 디자인 인프라스트럭처적 접근이 필요하며 이에따라 새로운 라우팅 룰과 로컬 인터커텍트기법, 새로운 디바이스 스트럭처와 같은 기법을 도입했다고 밝혔으며, 20나노 테스트 칩 개발에 ARM이 함께 참여하여 ARM의 물리계층 IP와 및 프로세서계층 IP가 프로토 타입 SOC 테스트 칩을 구축하는 데 사용되었으며, Cadence 통합 디지털 디자인 흐름과 Synopsys 갤럭시 구현 플랫폼을 모두 활용해 테스트 칩의 다른 구성요소를 구현하고 삼성의 이러한 디자인 방법론이 문제가 없는지 검증했다고 언급했다.
ARM은 물리적 및 프로세서IP를 삼성의 가장 진보된 노드의 설계 태세를 확인하기 위해 ARM의 Corex-M0 프로세서, ARM 아티산 ® 프로토 타입 라이브러리 (12 트랙 높은 성능과 9 트랙 고밀도 버전 모두), 커스텀 메모리, GPIO, 및 테스트 구조를 포함된 테스트 칩의 전체 구현이 포함된 모든 설계를 제공해 삼성의 20나노 공정이 이러한 디자인의 양산에 문제가 없음을 확인했다고 밝혔다.
|
[영상] 반도체 업계 구도 완전정복!, 메모리/설계/생산 등 어려운 반도체 뉴스 이해하기 
