TSMC가 12nm 하프 노드(Half-node, 완전한 노드 전환 중간 단계) 공정을 도입할 계획이라는 소식이 전해졌다.
Fudzilla는 업계 정보원을 통해 TSMC는 기존의 16nm 공정에 추가로 12nm 공정을 일부분 도입해 삼성과 글로벌 파운드리(GlobalFoundries)와의 경쟁에서 우위를 확보하려는 것으로 보인다고 전했다.
본래 TSMC는 4세대 16nm 공정의 최적화를 위해 12nm 공정을 도입할 예정이었으나 아예 독립적인 공정으로 도입하며, 이를 통해 기존의 16nm 공정보다 생산 비용을 절감할 수 있을 것으로 예상 된다.
현재 TSMC는 고성능 기기와 0.6V 미만의 초저전력 환경에 알맞게 설계 된 16nm FinFET 공정 3종을 구비하고 있는데 경쟁사인 삼성과 글로벌파운드리는 14nm 공정을 도입하여 효율 면에서 불리한 상황이었다.
TSMC의 12nm 공정은 2017년 10nm 공정이 본격화 되기 전까지 경쟁사들과의 격차를 줄이기 위한 방안이 될 전망이다.
|
