인텔의 차세대 서버 CPU 스카이레이크-SP, Lweisburg 플랫폼의 블록 다이어그램이 공개되었다.
어드밴텍의 메인보드 블록 다이어그램을 통해 확인된 바에 따르면 스카이레이크-SP는 LGA 3647-0 소켓과 PCIe 3.0 40Lane을 지원하며, 2소켓 구성에서는 CPU간 10.4GT/s 성능의 UPI 인터페이스로 통신하는 것으로 확인된다.
이는 기존 QPI의 9.6GT/s 보다 약 8.3% 개선된 수치이며, 메모리는 6채널 DDR4 2666MHz 지원이 확인되고, 메인보드의 C622 칩셋과는 DMI 3.0 x4와 PCIEUP 8.0 x8로 연결되는 것을 알 수 있다.
이는 6월 출시 예정인 AMD의 서버용 프로세서인 에픽(EPYC, 구 네이플스)와 경쟁할 것으로 전망되는데, 메인보드 스펙에 따르면 이들 CPU의 최대 TDP는 205W로 예상된다.
|
[영상] 인텔 CPU 4C/8T 혐오와 AMD 라이젠 사랑의 첫 시발점, 짭제온 E3 시리즈 [PC흥망사 18-6] 
