SKÇÏÀ̴нº°¡ ¼¼°è ÃÖÃÊ·Î JEDEC(±¹Á¦¹ÝµµÃ¼Ç¥ÁØÇùÀDZⱸ) ±Ô°ÝÀ» Àû¿ëÇÑ DDR5 DRAM °³¹ß »ç½ÇÀ» ¾Ë·È´Ù.
DDR5´Â DDR4¸¦ ÀÕ´Â Â÷¼¼´ë D·¥ Ç¥Áر԰ÝÀ¸·Î, SKÇÏÀ̴нº´Â ÃÖ±Ù °³¹ßÇÑ 2¼¼´ë 10³ª³ë±Þ(1y) 8Gbit(±â°¡ºñÆ®) DDR4¿¡ À̾î, µ¿ÀÏÇÑ ¹Ì¼¼°øÁ¤À» Àû¿ëÇÑ 16Gbit DDR5µµ ÁÖ¿ä Ĩ¼Â ¾÷ü¿¡ Á¦°øÇÔÀ¸·Î½á ¾÷°è¸¦ ¼±µµÇÏ´Â ±â¼ú°æÀï·ÂÀ» È®º¸ÇÒ ¼ö ÀÖ°Ô µÇ¾ú´Ù°í ÀÚÆòÇß´Ù.
SKÇÏÀ̴нº°¡ °³¹ß¿¡ ¼º°øÇÑ DDR5 DRAMÀº ÀÌÀü ¼¼´ëÀÎ DDR4 ´ëºñ µ¿ÀÛ Àü¾ÐÀÌ 1.2V¿¡¼ 1.1V·Î ³·¾ÆÁ® Àü·Â ¼Òºñ·®ÀÌ 30% °¨¼ÒÇÑ ¹Ý¸é, Àü¼Û ¼Óµµ´Â 3200Mbps¿¡¼ 5200Mbps·Î 1.6¹è °¡·® Çâ»óµÆ´Ù. ÀÌ´Â FHD(Full-HD)±Þ ¿µÈ(3.7GByte) 11Æí¿¡ ÇØ´çµÇ´Â 41.6GByte(±â°¡¹ÙÀÌÆ®)ÀÇ µ¥ÀÌÅ͸¦ 1ÃÊ¿¡ ó¸®ÇÒ ¼ö ÀÖ´Â ¼öÁØÀÌ´Ù.
À̹ø¿¡ Ĩ¼Â ¾÷ü¿¡ Á¦°øµÈ Á¦Ç°Àº ¼¹ö¿Í PC¿ë RDIMM(Registered Dual In-line Memory Module)°ú UDIMM(Unbuffered DIMM)À¸·Î, JEDEC DDR5 Ç¥ÁØ¿¡ ¸ÂÃç µ¥ÀÌÅ͸¦ ÀúÀåÇÏ´Â ¼¿ ¿µ¿ªÀÇ ´ÜÀ§ °ü¸® ±¸¿ªÀ» 16°³ ¿¡¼ 32°³·Î È®ÀåÇÏ°í(16bank → 32bank) Çѹø¿¡ ó¸®ÇÏ´Â µ¥ÀÌÅÍÀÇ ¼öµµ 8°³¿¡¼ 16°³(BL8 → BL16)·Î ´Ã·È´Ù. ¶ÇÇÑ ½Ã½ºÅÛÀÇ ½Å·Ú¼º Çâ»óÀ» À§ÇØ Ä¨ ³»ºÎ¿¡ ¿À·ùÁ¤Á¤ ȸ·Î(Error Correcting Code)µµ ³»ÀåµÇ¾î ÀÖ´Ù.
ÃÊ°í¼Ó µ¿ÀÛ Æ¯¼ºÀ» È®º¸Çϱâ À§ÇØ DRAMÀÇ Àбâ/¾²±â ȸ·Î¸¦ ÃÖÀûÀÇ »óÅ·ΠÁ¶Á¤ÇÏ´Â °í¼Ó Æ®·¹ÀÌ´× ±â¼ú(high speed training scheme), Àü¼Û ÀâÀ½À» Á¦°ÅÇÏ´Â DFE(Decision Feedback Equalization), ¸í·É¾î ¹× µ¥ÀÌÅÍ Ã³¸®¸¦ º´·ÄÈ Çϱâ À§ÇÑ 4ÆäÀÌÁî Ŭ·ÎÅ·(4phase clocking), Àб⠵¥ÀÌÅÍÀÇ ¿Ö°îÀ̳ª ÀâÀ½À» ÃÖ¼ÒÈÇϱâ À§ÇÑ ÀúÀâÀ½/°í¼º´É DLL(Delay locked loop) ¹× DCC(Duty Cycle Correction)ȸ·Î µîÀÇ ½Å±â¼úÀÌ Ã¤¿ëµÇ¾ú´Ù.
ÇÑÆí ½ÃÀåÁ¶»ç±â°ü IDC´Â 2020³âºÎÅÍ DDR5 ¼ö¿ä°¡ º»°ÝÀûÀ¸·Î ¹ß»ýÇϱ⠽ÃÀÛÇØ 2021³â¿¡´Â Àüü D·¥ ½ÃÀåÀÇ 25%, 2022³â¿¡´Â 44%·Î Áö¼Ó È®´ëµÉ °ÍÀ¸·Î ¿¹»óÇß´Ù.
|