TSMC의 3nm 공정 도입이 순항 중이라는 내용이 알려졌다.
anandtech은 TSMC가 최근 투자자와 경제 분석가들 대상의 컨퍼런스에서 3nm 공정 기술 정의와 관련해 초기 고객들과 접촉 중임을 알렸다. 아직 3nm 공정(N3)은 초기 단계인 만큼, TSMC는 5nm 공정(N5) 대비 이득에 대해서는 말을 아끼고 있지만, 고객사들을 위한 최상의 솔루션을 위해 가능한 모든 트랜지스터 구조 옵션을 평가 중이다.
TSMC의 3nm 공정은 DUV(Deep UltraViolet)과 EUV(Extreme UltraViolet)를 모두 사용할 것으로 알려졌으며, TSMC 경쟁사로 주목받는 삼성 파운드리는 독자적인 3nm(3GAAE) 공정을 위해 나노시트 기반 Gate-All-Around MBCFET 트랜지스터를 적용할 것으로 알려졌다.
한편, TSMC는 2019년 5nm 공정의 시험 생산에 들어가 2020년 중 양산을 계획 중으로, 3nm 공정은 2022년 말에서 2023년 초에 양산을 시작할 계획이다.
|
[뉴스] 인텔 CPU 주도권 회복과 파운드리 확대 추진, AMD와 협력 가능성 논의 
