JEDEC에서 LPDDR6 메모리의 규격을 발표했다.
모바일과 AI 메모리 성능 및 효율, 보안 강화를 목표로 발표된 LPDDR6 메모리 표준(JESD209-6)은 듀얼 서브 채널 아키텍처를 도입해 32bit로 세분화된 유연한 동작을 구현하며, 다이당 두 개의 서브 채널과 12개의 데이터 신호 라인(DQ)으로 채널 성능을 최적화한다.
각 서브 채널은 4 커맨드/어드래스(CA) 신호로 볼 카운트를 줄이고 데이터 접근 속도를 향상, 고용량 메모리 구성과 최대 뱅크 자원 활용 최적화를 위한 정적 효율 모드, 유연한 데이터 접근과 32B 64B 액세스 지원을 통해 실시간 버스트 길이 제어를 지원한다. 기존 LPDDR5X의 대역폭은 최대 9.6Gbps 구현이 가능한 반면, 이번에 정식으로 표준이 제정된 LPDDR6는 그보다 1.5배 높아진 최대 14.4Gbps 대역폭을 구현해 최근 고대역폭이 요구되는 AI 및 모바일 생태계에 대응한다.
LPDDR6는 전력 효율을 개선을 위해 LPDDR5 대비 낮은 전압, 소비 전력이 낮은 VDD2 공급 장치를 요구한다. 추가 성능과 효율성 향상을 위해 교대 클럭과 명령어 입력, 저속 환경서 VDD2에 대한 전력 소비 감소를 위한 DVFSL(Dynamic Voltage Frequency Scaling for Low power), 저전력, 저대역폭 사용 환경을 위한 싱글 서브 채널 인터페이스로 효율을 향상 시키는 동적 효율 모드, 리프레시 소비 전력 감소를 위한 부분적인 자체 및 동적 새로고침 모드를 지원한다.
또한 보안 및 신뢰성 개선을 위한 데이터 무결성 지원용 PRAC(Per Row Activation Counting), 중요 작어에 특정 메모리 영역을 할당해 전체 시스템 안정성을 향상 시키기 위하 Carve-out meta 모드, CA 패리티, 오류 스크러빙 및 MBIST(memory built-in self-test)를 지원한다.
|
[영상] 24년 하드웨어 전문기자가 바라는 새정부의 소버린 AI 정책의 방향, 칩부터 모델링 산업융합까지 우리 것으로 
