이매지네이션 테크놀로지스에서 새로운 META HTP 멀티-쓰레디드 프로세서 IP 코어 제품군을 발표했다.
지난 10월 31일 일본 도쿄에서 열린 멀티코어-엑스포에서 발표된 시스템 온 칩(SoC) 기술의 모바일 멀티미디어용 META HTP 멀티-쓰레디드 프로세서 IP 코어 제품은 이매지네이션의 최신 META2 아키텍쳐를 기반으로 OS 및 애플리케이션에 대한 지원을 확장했으며, 속도와 구조적인 성능을 개선한 것으로 알려지고 있다.
META HTP는 보다 긴 파이프라인을 구현해 표준 셀과 캐시용으로 고속 SRAM 마크로를 사용해 130nm에서 360MHz, 90nm에서 500MHz, 65nm에서 700MHz까지 클럭 스피드를 올릴 수 있으며, 파이프라인이 길어지면서 성능이 저하되는 것을 보완하기 위해 리턴 어드레스 캐시와 브랜치 예측 테이블 지원 등을 추가했다. 4개의 쓰레디드 META HTP는 65nm 공정에서 1552 DMIPS까지 지원한다.
멀티플 쓰레드의 중복 실행과 소비 전력과 실리콘 면적을 감소시켜 1개의 META HTP로 여러 개의 고성은 RISC 및 DSP 코어를 대체할 수 있으며, 32bit 단정밀도와 64bit의 이중정밀도 포맷을 모두 지원하는 풀 부동 소수점 옵션과 함께 정수 및 DSP가 가능하다.
META HTP 프로세서는 기존의 META 패밀리 프로세서들과 호환 코드를 사용하며, 공통적인 인스트럭션을 위해 사용되었던 기존의 META MTX1 인스트럭션과 같이 이매지네이션의 Minim 16-bit 인스트럭션 세트를 함께 소개할 예정이다. 이를 통해, 일반적인 32-bit 인스트럭션 세트에 비하여 코드 밀도를 보통 20~30% 정도 증가시킬 수 있으며, 기존의 META 프로세서와 호환 코드를 사용하므로 오디오, 비디오, 통신 기타 임베디드 SoC 업무의 광범위한 애플리케이션에 즉시 적용할 수 있다.
이매지네이션의 토니 킹 스미스(Tony King-Smith) 마케팅 수석 부사장은, “META HTP의 측정 가능한 아키텍처는 다중 프로세싱의 모든 장점을 다 갖추고 있으면서도 실리콘 자원과 개발의 복잡성은 감소시킨 것이 특징이다. 또한 멀티 프로세서 방식에 비하여 가격은 훨씬 더 저렴하다. 통일된 아키텍처로서 강력한 DSP와 범용 프로세싱을 함께 지원하며 SoC 솔루션의 멀티-쓰레딩 기능으로 메모리 지연을 ‘없애’ 준다. 이매지네이션의 고객들은 이미 수 백만 개의 제품을 통하여 META 아키텍처의 장점을 입증하고 있다. META HTP는 차세대 SoC의 고집적 주변기기와 코프로세서에서 멀티-쓰레딩을 사용하는 장점을 극대화하면서 동시에 그 아키텍처의 성능을 새로운 경지로 높였다.”라고 말했다.
|
