한국IBM은 오늘 IBM 과학자들이 컴퓨팅 역사에서 한 획을 긋는 중요한 발표를 했다고 전했다. IBM은 프로그래밍 가능한 백만 개의 뉴런1(programmable neurons)과 2억5천6백만 개의 시냅스2(programmable synapses), 1와트로 초당 4백60억 번의 시냅틱 작동이 가능한 새로운 뉴로모픽 컴퓨팅 칩을 개발했다고 발표했다.
전 기능의, 생산 가능한 규모의 이 칩은 현존하는 CMOS4 칩 중 가장 큰 칩 중의 하나로, 54억 개의 트랜지스터로 구동된다. 하지만 생물학적으로 실시간 작동시 소비 전력은 최신 마이크로프로세서보다 훨씬 적은 70mW로 동작된다. 우표 크기에 불과하며 보청기 배터리 수준의 전력으로 작동하는 뉴로시냅틱3 슈퍼컴퓨팅 기술은, 시각, 청각, 복합감각과 같은 인지 애플리케이션 개발 방법을 바꾸어 과학, 기술, 비즈니스, 정부, 사회를 혁신할 것으로 기대된다.
미국 사이언스지에 실린 이번 연구는 코넬 공대와의 합작으로 이루어진 것으로, 인지 컴퓨팅 기술을 사회에 적용할 수 있는 중요한 전환점이 될 전망이다.
이 칩은 인간 두뇌의 인지 역량과 초저전력 소모 면에서 기존 컴퓨팅 기술과 현격한 차이를 보인다. 이러한 격차를 줄이기 위해 IBM 과학자들은 신경과학에서 영감을 받아 확장성과 효율성이 높으며, 전례 없는 컴퓨터 아키텍처를 개발했다. 이는 1946년부터 사용되어온 폰 노이만(von Neumann) 구조5를 뛰어넘는 것이다.
이번에 발표된 2세대 칩은 2011년에 공개된 최초 싱글 코어 하드웨어 프로토타입과 2013년에 공개된 새로운 프로그래밍 언어 및 칩 시뮬레이터 등을 포함한 소프트웨어 생태계 등 10여년간의 연구개발 결과물이다.
새로운 인지 칩 아키텍처는 4,096개의 분산된 디지털 뉴로시냅틱 코어로 구성된 2차원 온칩(on-chip) 메시 네트워크(mesh network)6를 갖추고 있다. 각 코어 모듈은 메모리, 연산, 통신이 통합됐고, 이벤트 발생에 따라 병렬적으로 무정지형(fault tolerant) 방식으로 작동된다. 단일 칩의 한계를 넘어 시스템을 확장하기 위해, 인접한 칩들을 타일 구조로 배치하면, 칩들이 서로 원활하게 연결되면서 미래의 뉴로시냅틱 슈퍼컴퓨터를 위한 기반을 마련해준다. 확장성을 시연하기 위해 IBM은 1천6백만 개의 프로그램 가능한 뉴런과 40억 개의 프로그램 가능한 시냅스로 구성된 16칩 시스템을 선보였다.
IBM 펠로우 겸 IBM 리서치 뇌 구조 컴퓨팅(Brain-Inspired Computing) 부문 수석 과학자인 다멘드라 모드하(Dharmendra Modha) 박사는 “IBM은 인지 컴퓨팅 분야에 새로운 지평을 열었다. 이번 연구를 통해 근본적으로 새로운 아키텍처와 전례 없는 규모의 칩을 개발했다. 비교 불가한 전력, 공간, 속도 효율성과 한계가 없는 확장 가능성, 혁신적인 설계 기법을 개발했다. 앞으로 우리는 진화하는 시스템, 소프트웨어, 서비스 생태계가 이끄는 차세대 IT 시스템을 보게 될 것이며, 이는 오늘날의 폰 노이만 기반 기계들을 보완하게 될 것”이라고 말했다. 또한, “뇌 구조를 닮은 칩들은 감각 인식이 가능하고 지능적인 애플리케이션을 통해 모바일 기기를 혁신하게 될 것이다. 이 칩이 탑재된 모바일 기기는 와이파이 없이 손 안에서 작동 가능하게 될 것이다. 이번 성취는 체계적 혁신을 위한 장기적 투자를 통해, 컴퓨팅 역사상 중대한 변혁의 순간을 만들어낸 IBM의 리더십을 다시 한번 보여주는 것”이라고 덧붙였다.
미국 국방부 산하 고등연구계획국(DARPA)은 2008년부터 시냅스 인지 컴퓨팅 프로젝트를 위해 4단계(Phase0, Phase1, Phase2, Phase3)로 나눠 약 5천3백만 달러의 연구비를 후원했다. 현재 공동 연구기관들로는 코넬공대와 이니랩스(iniLabs) 등이 있다.
- 칩 제작
시냅스 칩은 고집적도 온칩 메모리와 저누설(low-leakage) 트랜지스터로 구성된 삼성의 28nm 공정 기술을 활용해 제작됐다.
삼성전자 파운드리 마케팅의 한승훈 상무는 “전통적 공정을 활용해 극소량의 전력으로 엄청난 양의 센서 정보 처리가 가능하며, 상업용 저전력 모바일 기기에 사용되는, 인간 뇌를 모방한 칩을 개발했다는 것은 매우 놀라운 업적”이라면서, “관련 산업이 차세대 클라우드, 빅데이터 처리방식으로 발전해 가는데 있어 이 획기적인 아키텍처 연구 성과는 매우 필수적이다. 삼성의 28nm 기술을 통해 차세대 기술 발전에 참여한 것이 기쁘다”고 말했다.
시냅스 칩의 이벤트 구동(event-driven) 회로 요소는 비동기 설계법(asynchronous design methodology)을 사용했다. 이 설계법은 코넬 공대가 개발하고 2008년 이후 IBM이 발전시킨 것이다.
코넬공대의 라짓 마노하(Rajit Manohar) 교수는 “IBM과의 수년간에 걸친 협력을 통해 인간의 뇌와 비슷한 컴퓨터 제작에 한 걸음 더 가까워졌다”고 말했다.
첨단 공정 기술, 하이브리드 비동기 및 동기 설계기법과 신규 아키텍처의 결합을 통해, 최신 마이크로프로세서의 출력밀도보다 4배가 적은 20mW/cm2로 줄었다.
[뉴스] IBM, 세계 최초의 대규모 오류 내성 양자 컴퓨터 로드맵 공개 
